【应用指南】去耦技术


何谓正确去耦?有何必要性?
如果电源引脚上存在纹波和/或噪声,大多数IC都会有某种类型的性能下降。数字IC的噪声裕量会降低,时钟抖动则可能增加。对于高性能数字IC,例如微处理器和FPGA,电源额定容差(例如±5%)包含直流误差、纹波和噪声之和。只要电压保持在容差内,数字器件便符合规范。

说明模拟IC对电源变化灵敏度的传统参数是电源抑制比(PSRR)。对于放大器,PSRR是输出电压变化与电源电压变化之比,用比率(PSRR)或dB (PSR)表示。PSRR可折合到输出端(RTO)或输入端(RTI)。RTI值等于RTO值除以放大器增益。

详文请阅:去耦技术

点击这里,获取更多电机控制设计信息

推荐阅读