电源噪声和时钟抖动对高速DAC相位噪声的 影响的分析及管理

作者:Jarrah Bergeron

在所有器件特性中,噪声可能是一个特别具有挑战性、难以掌握的设计课题。这些挑战常常导致一些道听途说的设计规则,并且开发中要反复试错。本文将解决相位噪声问题,目标是通过量化分析来阐明如何围绕高速数模转换中的相位噪声贡献进行设计。本文旨在获得一种“一次成功”的设计方法,即设计不多不少,刚好满足相位噪声要求。

从一块白板开始,首先将DAC视作一个模块。噪声可能来自内部,因为任何实际元器件都会产生某种噪声;也可能来自外部噪声源。外部噪声源可通过DAC的任何外部连接,包括电源、时钟和数字接口等,进入其中。图1显示了这些可能性。下面将对每一种可能的噪声嫌疑对象分别进行研究,以了解其重要性。

图1. DAC相位噪声来源

首先讨论数字接口,它恰好是最容易处理的。数字I/O负责接收要在模拟域中输出的数字采样信号。众所周知,如眼图所示,数字电路和收到的波形多含噪声。由此看来,相应的问题是:是否所有这种噪声和活动都能渗入DAC内部的不同区域且表现为相位噪声?当然,数字接口可能在别处引起噪声,但这里关心的是相位噪声。

详文请阅:电源噪声和时钟抖动对高速DAC相位噪声的 影响的分析及管理

点击这里,获取更多电机控制设计信息

点击这里,获取更多IOT物联网设计信息

最新文章