在减少应力的同时获得更大升压:SEPIC乘法升压转换器

selina的头像
selina 发布于:周三, 09/06/2017 - 09:11 ,关键词:

作者:Bob Zwicker

摘要

本应用笔记介绍了一种较高升压比(如10:1至50:1)升压转换器的新型受测拓扑结构。该拓扑结构克服了其他方法中存在的诸多缺点。这种设计方法的优点如下:

• 显著减少主开关和整流器开关的电压应力,而不会明显增加电流应力。增加MOSFET和肖特基整流器的选择范围,这些整流器通常存在高电压的缺点。

• 适当的(而不是极高的)脉宽调制(PWM)占空比,可以实现连续传导模式(CCM)工作,并使反馈环路补偿变得简单。

• 提高效率,原因在于:适当的占空比、低电压MOSFET和整流器,由于降低峰峰值电压摆幅而减少了开关损耗。

• 由于降低开关节点电容的能耗而减少了噪声。此外,由于多电感能量放电通路可能会抑制高频振铃,高频辐射可能会减少。

范围

本应用笔记的目的是向电路设计人员介绍一种有用的新型功率转换拓扑结构。它可以处理低至约1.8 V的输入电压,到高达约500 V的输出电压。

本应用笔记将这种方法与其他方法进行了比较,以获得最高升压比,同时还介绍了一种测试设计范例。另外还介绍了各种设计变化和器件考虑因素方面的信息,但并不是完整或全面的设计指南。设计工程师如需关于本拓扑结构设计的任何帮助,请访问 www.analog.com 联系应用工程。

详文请阅:在减少应力的同时获得更大升压:SEPIC乘法升压转换器

点击这里,获取更多电机控制设计信息

浏览 1 次
46