微带线和带状线设计

简介

人们撰写了大量文章来阐述如何端接PCB走线特性阻抗以避免信号反射。但是,妥善运用传输线路技术的时机尚未说清楚。

下面总结了针对逻辑信号的一条成熟的适用性指导方针。

当PCB走线单向传播延时等于或大于施加信号上升/下降时间(以最快边沿为准)时端接传输线路特性阻抗。

例如,在Er = 4.0介电质上2英寸微带线的延时约270 ps。严格贯彻上述规则,只要信号上升时间不到~500 ps,端接是适当的。

更保守的规则是使用2英寸(PCB走线长度)/纳秒(上升/下降时间)规则。如果信号走线超过此走线长度/速度准则,则应使用端接。

例如,如果高速逻辑上升/下降时间为5 ns,PCB走线等于或大于10英寸(其中测量长度包括曲折线),就应端接其特性阻抗。

详文请阅:微带线和带状线设计

点击这里,获取更多电机控制设计信息

推荐阅读