用于无线应用的集成PLL和VCO

ADI公司RF集团应用工程师Ian Collins解释了如何使用集成电路芯片设计PLL和VCO。

集成锁相环和压控振荡器(VCO)集成电路(IC)现在已经很普遍,并且已经被采用在许多无线标准中,与独立的VCO相比,它提供更宽的频率范围,灵活性和功能。

本文概述了集成PLL和VCO器件在无线应用中所面临的一些技术挑战,以及如何解决这些挑战。

在过去的十年中,集成电路PLL的发展取得了巨大进步。这些进步通常简化了本地振荡器(LO)和时钟电路的设计,减少了元件数量,扩大了频率范围并提高了灵活性。

集成PLL和集成VCO器件的某些特性给RF工程师带来了新的挑战。参考ADI公司的ADF4350部分,我们将对这些内容进行更详细的介绍。

多频段VCO

独立VCO往往具有100 MHz或更低的有限频率范围。相比之下,ADF4350的工作频率范围为137.5 - 4400 MHz,采用2.2至4.4 GHz的多频段VCO,并配有输出分频器以实现更低的频率。

一般而言,低VCO相位噪声取决于高VCO振荡电路Q.高VCO电路Q意味着VCO的小频率范围和灵敏度(Kv),这是VCO设计中的基本权衡。许多倍频程调谐VCO通过将调谐电压(VTUNE)扩展到30伏特来解决这个问题,从而降低了VCO的灵敏度。但是ADF4350通过将频率范围分成三个独立的VCO来解决这个问题,每个VCO中有16个VCO子频带,如下所示。

VCO频率与曲调曲线

这需要一种为每次频率更新选择正确的VCO频带的方法。不使用不允许制造频带转换变化的查找表,而是使用VCO频带选择电路来检查参考(R)和反馈(N)计数器的输出,并选择最合适的VCO和用于编程输出频率的子带。该过程需要切换时间,在此期间开环输出频率可以处于各种不同的频率。该频段选择切换时间也被添加到PLL锁定时间,PLL锁定时间本身是PLL环路滤波器带宽的函数。ADF4350在VCO之后包含一个单独的RF输出级,可在频段选择和PLL锁定时间内静音,直到PLL锁定检测断言锁定为止,并且输出阶段自动打开。这种静音直到锁定检测功能可用于防止在锁定时间和频段选择期间产生任何不需要的LO频率。

电源

通过向ADF4350 VTUNE引脚施加稳定的直流调谐电压,改变电源电压和测量频率变化来测量VCO推动。推动图(P)等于频率增量除以电压增量,如下表所示。

在PLL系统中,较高的VCO推动意味着电源噪声会降低VCO相位噪声。如果VCO推动较低,则电源噪声不会显着降低相位噪声。但是,对于高VCO推动,噪声电源将对相位噪声性能产生可测量的影响。

实验表明,在4.4 GHz VCO输出频率下推动其最大值,因此在此频率下对VCO性能与不同调节器进行了比较。Rev. A ADF4350的评估板使用ADP3334 LDO稳压器。该稳压器的集成均方根噪声为27μV(从10 Hz至100 kHz集成)。这与用于EVAL-ADF4350EB1Z,Rev B的ADP150的9μV相比。为了测量电源噪声的影响,使用窄的PLL环路带宽(10 kHz)来促进对VCO的更多检查相位噪声。

ADP3334和ADP150的数据手册中提供了有关频率输出噪声密度的更详细检查。在100 kHz偏移下,ADP3334稳压器的噪声频谱密度为150 nV /√Hz。ADP150的相同数字显示为25 nV /√Hz。

计算电源噪声引起的相位噪声劣化的公式如下:

其中L(LDO)是调节器对VCO相位噪声的贡献(以dBc / Hz为单位),偏移量为fm; P是以Hz / V为单位的VCO推动数字; Sfm是给定频率偏移的噪声频谱密度,单位为V /√Hz; 和fm是以Hz为单位测量噪声谱密度的频率偏移。

采用ADP3334稳压器的ADF4350相位噪声为4.4 GHz

采用ADP150稳压器的ADF4350相位噪声为4.4 GHz

然后,来自电源的噪声贡献与VCO的噪声贡献(本身用非常低的噪声电源测量)相加,以给出具有给定调节器的VCO输出处的总噪声。将这些噪声性能rss相加,得出预期的VCO相位噪声:

VCO频率与曲调曲线

或以dB表示:

VCO频率与曲调曲线

在此示例中,选择100 kHz噪声频谱密度偏移,使用6 MHz / V推送数字,并将?110 dBc / Hz作为具有理想电源的VCO噪声。

使用专用信号源分析仪(如Rohde&Schwarz FSUP),比较VCO相位噪声。在100 kHz偏移时,ADP3334提供102.6 dBc / Hz,在相同配置下,ADP150的测量值为108.5 dBc / Hz。集成相位噪声也从1.95°提高到1.4°rms。测量结果与计算密切相关,并清楚地显示了ADP150与ADF4350一起使用的好处。这强调了在ADF4350的VCO电路中使用低噪声稳压器的重要性。

环路滤波器设计

在整数N分频PLL上,靠近载波的偏移处的相位噪声由PLL合成器的贡献决定。对于像GSM这样需要200 kHz间隔的窄带系统尤其如此。ADF4350包含一个小数N分频PLL,与整数N相比,可大大降低带内噪声。

使用像ADF4106这样的整数N PLL,5 kHz偏移的带内噪声(根据ADIsimPLL计算)为-95 dBc / Hz。RFMD VCO 915-191U检测适合应用的VCO,5 kHz偏移时的开环VCO相位噪声为-101 dBc / Hz,因此在这种情况下,比5 kHz更小的环路带宽将允许更低的均方根相位误差(或过境EVM)。但是,大多数用于GSM应用的整数N PLL都采用10-20 kHz环路滤波器设计,因为较小的环路滤波器将导致较大的PLL锁定时间。

VCO-191-915U开环相位噪声

ADF4350开环VCO相位噪声

在ADF4350上,开环VCO相位噪声趋于与1 MHz或更高(-145 dBc / Hz)偏移的离散VCO相当,但在5 kHz偏移时,ADF4350开环VCO噪声(915 MHz)是-81 dBc / Hz。但是,由于ADF4350包含小数N分频PLL,因此在同一偏移处的带内噪声贡献(来自PLL)为-105 dBc / Hz。由于PLL噪声低于同一偏移处的VCO噪声,因此有必要将环路带宽增加到~40 kHz,从而最大限度地降低均方根相位误差。与Integer-N配置相比,这导致rms相位误差提高3倍(下面的两个图表)。从这个实验可以得出结论,在ADF4350上使用高PFD频率和环路滤波器带宽在20 - 40 kHz之间是有意义的。

ADF4106和外部VCO,均方根误差为0.3°

ADF4350,均方根误差为0.1°

ADF4350环路滤波器设计的另一个方面是VCO灵敏度(Kv)的变化。最小Kv(18 MHz / V)与最大值(58 MHz / V)之间的变化可以是3倍。灵敏度在每个VCO频带中变化(在频带中间达到峰值),并且随着频率的增加,频带之间通常会增加。由于Kv值的巨大差异,VCO灵敏度的几何平均值是PLL环路滤波器设计的最合适的值。下面的灵敏度图表(图8)显示了两条迹线。第一个(粗体)是对频率的绝对灵敏度,第二个是每个VCO波段的灵敏度的几何平均值,添加趋势线以给出每个VCO波段的几何平均值。这些灵敏度的几何平均值约为33 MHz / V,

这意味着对于给定的环路滤波器设计,应选择最大和最小VCO频率的灵敏度的几何平均值。实际上,许多应用将使用最低和最高VCO频率(2.2和4.4 GHz),在这种情况下建议使用33 MHz / V. 在使用较小VCO频率子集的情况下,建议使用更具体的Kv值。例如,如果使用VCO频率4.0和4.4 GHz,则从下图中,40 MHz / V(对于4.0 GHz)和48 MHz / V(对于4.4 GHz)的几何平均值为43 MHz / V. ADIsimPLL中自动遵循上述所有步骤,强烈建议ADF4350采用低通滤波器设计。

ADF4350带外部PLL

某些应用可能需要使用外部PLL。这些可能包括激励关键应用,或RF输出需要亚Hz分辨率的应用。ADF4350包含一个小数N分频PLL,与VCO在同一芯片上制造。这样做的一个影响是由参考(R)和反馈(N)计数器,相位频率检测器(PFD)和Σ-Δ生成的杂散都可以容易地耦合到VCO。使用外部PLL(ADF4153,ADF4156,ADF4157,ADF4150)和禁用内部PLL可以改善这些杂散。

对于要求RF输出具有更高分辨率的应用,诸如ADF4157之类的PLL提供25位模数分辨率,这意味着N分频器的小数部分与10 MHz PFD频率一起使用,可以产生小至0.3 Hz的频率步长。相比之下,ADF4350 PLL包含一个可编程的12位模数(最高值4095),其配置与上述类似,可提供2.5 kHz的频率分辨率。希望获得更高分辨率的用户可以使用外部PLL而不是内部PLL。

VCO频段选择仍然是必需的,并由内部PLL执行,然后通过将ADF4350内部计数器保持在复位状态(计数器复位功能),可以在频段选择后禁用VCO频段。PLL电路与VCO的隔离度提高了杂散性能。基本硬件连接详述如下。

与上/下变频器配合使用

要实现低于2200 MHz的频率,必须使用ADF4350上的输出分频器。由于分频器的结构,输出频谱包含更多的谐波,而在较低的频率可能类似于方波。如果要将该器件用作调制器或解调器的LO(mod / demod),则必须使用转换级对ADF4350进行原型设计,以检查调制/解调输出的行为。

在某些mod / demods(如ADL5385)上,在LO输入到调制器之后存在一个二级除法,LO的谐波含量无关紧要,因为上变频所需的正交是由二分频电路产生的。调制器。但是,在某些调制器(如ADL5375)上,上变频所需的正交由多相滤波器产生,该滤波器可能对LO谐波电平敏感。高LO谐波会降低边带抑制。在这种情况下,谐波电平的滤波对于实现预期的边带性能是必要的。图有关此内容的更多信息,电路笔记CFTL-0134包含更多必要的细节。

滤波器b的边带抑制,850 MHz至2450 MHz

关于作者

Ian Collins是ADI公司RF集团的应用工程师。他负责射频和微波器件的测试和开发。

ADI公司是高性能信号处理解决方案的领导者。该公司的IC用于数据转换器,放大器,DSP,RF和通信,电源和热管理,监控和接口以及MEM。开发模拟,数字,线性和混合信号集成电路,包括数据转换器,放大器,DSP,RF等。

本文来源:用于无线应用的集成PLL和VCO

点击这里,获取更多工业自动化技术信息

推荐阅读