

静电放电(ESD)

ESD断路过压保护

在安装于印刷电路板之前，必须对线性IC(如运算放大器、仪表放大器和数据转换器)进行保护。这即所谓断路(out-of-circuit)状态。在这种条件下，IC可能遇到多大的浪涌电压完全取决于其环境。多数情况下，有害的浪涌电压来自静电放电，即常说的ESD。这是一种单次、快速、高电流的静电荷传输现象，源于两种条件，它们是：

1. 两个处于不同电位的物体之间的直接接触传输(有时称为接触放电)
2. 两个物体靠近时之间产生的高静电场(有时称为气隙放电)。

静电的主要来源基本都是绝缘器并且一般都是合成材料，如乙烯或塑料工作表面、绝缘鞋、经过表面加工的木质椅子、透明胶带、气泡袋、尖端未接地的烙铁等。这些来源产生的电平极高，因为它们的电荷并不容易分布在表面上或者传导给其他物体。两个物体相互摩擦产生静电被称为摩擦电效应。一些常见行为会产生较大的ESD电压，部分示例见图1。

- ◆ **Walking Across a Carpet**
1000V - 1500V
- ◆ **Walking Across a Vinyl Floor**
150V - 250V
- ◆ **Handling Material Protected by Clear Plastic Covers**
400V - 600V
- ◆ **Handling Polyethylene Bags**
1000V - 2000V
- ◆ **Pouring Polyurethane Foam Into a Box**
1200V - 1500V
- ◆ **Note: Above Assumes 60% RH. For Low RH (30%),
Voltages Can Be > 10 Times**

图1：各种常见环境产生的ESD电压

ESD产生的高压和高峰值电流会损坏IC。

精密模拟电路通常具有极低的偏置电流，比普通数字电路更容易遭到损坏，因为用于ESD保护的傳統输入保护结构会增加输入泄漏——因此不能使用。

对于设计工程师或技师来说，ESD损坏最常见的表现是IC发生灾难性故障。然而，暴露在ESD之下也可能导致泄漏增加，或者使其他参数下降。如果某个器件在评估期间似乎达不到数据手册上的规格指标，则应考虑ESD损坏的可能性。图2列出了ESD引起的故障的一些相关点。

◆ **ESD Failure Mechanisms:**

- Dielectric or junction damage
- Surface charge accumulation
- Conductor fusing

◆ **ESD Damage Can Cause:**

- Increased leakage
- Degradation in performance
- Functional failures of ICs

◆ **ESD Damage is often Cumulative:**

- For example, each ESD "zap" may increase junction damage until, finally, the device fails.

图2：了解ESD损坏

所有ESD敏感器件均采用保护性封装。IC通常装在导电泡沫中或者防静电包装套管中，而后再将容器密封在一个静电耗散塑料袋中。密封后的塑料袋用一个明显的标签标好（如图3所示），标签上标明正确的操作程序。

如图3所示外部封装说明旨在告知用户，必须遵循ESD保护所需要的操作程序。

另外，ESD敏感型IC的数据手册都有一条醒目的声明，如图4所示。

All static sensitive devices are sealed in protective packaging and marked with special handling instructions



CAUTION

SENSITIVE ELECTRONIC DEVICES

DO NOT SHIP OR STORE NEAR STRONG ELECTROSTATIC, ELECTROMAGNETIC, MAGNETIC, OR RADIOACTIVE FIELDS




CAUTION

SENSITIVE ELECTRONIC DEVICES

DO NOT OPEN EXCEPT AT APPROVED FIELD FORCE PROTECTIVE WORK STATION

图3：通过包装和标签认识ESD敏感器件



OR




CAUTION

ESD (Electrostatic Discharge) sensitive device. Electrostatic charges as high as 4000 V readily accumulate on the human body and test equipment and can discharge without detection. Although the ADXXX features proprietary ESD protection circuitry, permanent damage may occur on devices subjected to high energy electrostatic discharges. Therefore, proper ESD precautions are recommended to avoid performance degradation or loss of functionality.

图4：线性IC的ESD数据手册声明

一旦识别出ESD敏感型器件，保护起来就相对容易些。很明显，首先应尽量把IC保存在原来的保护性封装中。下一步是给存在破坏可能性的ESD源放电，以防患于未然。这种电压放电可以通过高阻抗快速而安全地实施。

ESD安全IC操作需要的一个关键组件是一个具有静电耗散表面的工作台，如图5所示。其表面通过一个1 MΩ电阻接地，可以耗散任何静电荷，同时还能保护用户，免除接地故障电击危险。如果现有的工作台顶部不导电，则应添加一块静电耗散垫和一个放电电阻。



Note: Conductive Table Top Sheet Resistance $\gg 1\text{M}\Omega$

图5：一种适于操作ESD敏感型IC的工作台环境

请注意，工作台的表面具有较高的薄膜电阻。工作表面不需要，也不适合使用低阻表面材料(如铜箔PC板)。请记住，如果通过低阻抗释放IC电荷，则可能产生峰值电流。这正是带电IC接触接地铜箔板时发生的情况。然而，当将同一个带电IC放在如图5所示高阻抗表面时，峰值电流不足以损坏器件。

对于减少ESD相关损坏，有几点人员操作技巧是至关重要的。在工作台时，建议在操作ESD敏感型器件时带上一个导电手环。手环可以确保正常的任务(如从包装上撕下胶带)不会导致IC损坏。另外，出于安全考虑，需用一个 $1\text{M}\Omega$ 的电阻从手环接地。在构建原型实验板或者装配含有ESD敏感型IC的PC板时，应在IC之前插入和焊接全部无源元件。结果将降低敏感型器件的ESD风险。当然，烙铁尖需要接地。

保护IC、使其免受ESD影响需要IC制造商和客户的共同参与。对IC制造商来说，为其产品提供最高水平的ESD保护是其既得利益。IC电路设计师、工艺工程师、封装专家和其他人则不断探索，试图找到更好的新型电路设计、工艺和封装方法以承受或分流ESD能量。

然而，完整的ESD保护方案不仅仅需要在IC中内置ESD保护机制。IC用户也需要为其员工提供必要知识和培训，使其了解和遵守ESD操作程序，从而在整个过程的各个关键环节都建立起有效的保护，如图6所示。

ANALOG DEVICES:

- **Circuit Design and Fabrication -**
- ↓ **Design and manufacture products with the highest level of ESD protection consistent with required analog and digital performance.**
- ↓
- **Pack and Ship -**
- ↓ **Pack in static dissipative material. Mark packages with ESD warning.**

CUSTOMERS:

- **Incoming Inspection -**
- ↓ **Inspect at grounded workstation. Minimize handling.**
- **Inventory Control -**
- ↓ **Store in original ESD-safe packaging. Minimize handling.**
- **Manufacturing -**
- ↓ **Deliver to work area in original ESD-safe packaging. Open packages only at grounded workstation. Package subassemblies in static dissipative packaging.**
- ↓
- **Pack and Ship -**
- Pack in static dissipative material if required. Replacement or optional boards may require special attention.**

图6: ESD保护要求ADI与在各关键点处于控制地位的最终客户建立合作关系

在构建实验板以及评估IC时，需要特别小心。ESD损坏可能具有累加效应，因此，如果器件反复操作不当，结果可能导致故障。在试验插座上插入和移除IC时、评估期间存储器件时以及在实验板上添加或移除外部元件时，均须遵循适当的ESD预防措施。同样，如果器件在原型系统开发期间发生故障，其原因可能是不断反复的ESD应力。

对于ESD，需要记住一个关键词：预防。ESD损坏一旦发生则无法挽回，也无法补偿。

ESD模型和测试

有些应用对ESD的敏感度高于其他应用。位于PC板上且周围有其他电路的IC遭受ESD损坏的可能性一般远远小于那些必须与其他PC板或外部世界接口的电路。这些IC一般没有任何特定ESD保护的额定规格，也不提供此类保证(MIL-STD-883方法3015类器件除外)。ESD敏感型接口的一个良好示例是计算机上的RS-232接口端口IC，该IC很容易暴露在高电压之下。为了保证此类器件的ESD性能，必须指定测试方法和限制。

人们提出了多种测试波形和规格，用以评估器件对ESD的敏感性。半导体或分立式器件目前仍在使用的最重要的三种波形为：人体模型(HBM)、机器模型(MM)和充电器件模型(CDM)。每一种模型均代表着一种完全不同的ESD事件，因此，这些模型的测试结果之间的相关性很小。

1996年以来，销往欧共体或者在欧共体内部销售的所有电子设备都必须达到IEC1000-4-x规范中规定的电磁兼容性(EMC)等级。请注意，这并不适用于单片IC，而是适用于最终设备。各种IEC1000规范规定了此类标准和测试方法，详见图7。

IEC1000-4-2规定，合规测试要使用两种耦合方法，即接触放电和气隙放电。接触放电要求直接连接测试的装置。气隙放电使用更高的测试电压，但不会直接接触测试的装置。在气隙放电法下，放电枪朝向测试装置移动，在整个气隙上形成一道弧，气隙放电即由此而来。这种方法受湿度、温度、气压、距离和放电枪逼近速率的影响。接触放电法虽然现实性较低，但具有更高的可重复性，其应用呈现出赶超气隙放电法之势。


- ◆ IEC1000-4 Electromagnetic Compatibility EMC
- ◆ IEC1000-4-1 Overview of Immunity Tests
- ◆ IEC1000-4-2 Electrostatic Discharge Immunity (ESD)
- ◆ IEC1000-4-3 Radiated Radio-Frequency Electromagnetic Field Immunity
- ◆ IEC1000-4-4 Electrical Fast Transients (EFT)
- ◆ IEC1000-4-5 Lightning Surges
- ◆ IEC1000-4-6 Conducted Radio Frequency Disturbances above 9kHz
- ◆ Compliance Marking: 

图7：适用于ESD规格和测试程序的IEC标准

虽然ESD脉冲含有的能量极少，但极快的上升时间和高电压却可能给未受保护的IC带来故障。电弧或热效应可能立即给器件带来灾难性损坏。即使灾难性故障不会立即发生，器件的参数也可能下降，结果会降低性能。连续暴露具有累积效应，可能最终导致器件完全失效。


I/O线路尤其容易遭到ESD损坏。即使是简单地接触一下，或者是插入一条I-O线缆，也可能导致静电放电，结果可能损坏或完全损毁与I/O端口相连的接口产品(如RS-232线路驱动器和接收器)。

传统的ESD测试方法(如MIL-STD-883B方法3015.7)并不会全面测试产品对这种放电的敏感性。该测试方法旨在测试产品在操作期间遭受ESD损坏的可能性。每个引脚都是相对于所有其他引脚进行测试的。MIL-STD-883B方法3015.7测试与IEC测试之间存在重要差异，如下所示：

1. IEC测试在放电能量方面要求更严格。注入的峰值电流大四倍以上。
2. 在IEC测试中，电流上升时间明显更快。
3. IEC测试是在器件带电期间进行的。

ESD放电有可能导致测试器件闩锁。因此，该测试更能代表现实I-O放电，因为设备一般都是带电运行的。然而，保险起见，应该对接口器件进行这两种测试，以确保操作期间以及随后的现场维修期间，器件均能获得最大程度的保护。

图8比较了IEC1000-4-2模型与MIL-STD-883B方法3015.7人体模型的测试电路值。



ESD TEST METHOD	R2	C1
Human Body Model MIL STD 883B Method 3015.7	1.5kΩ	100pF
IEC 1000-4-2	330Ω	150pF

NOTE: CONTACT DISCHARGE VOLTAGE SPEC FOR IEC 1000-4-2 IS ±8kV

图8：ESD测试电路和值

MIL-STD-883B方法3015.7和IEC 1000-4-2两种测试的ESD波形分别列于图9的左右两栏。




图9: ESD测试波形

适用的ESD保护设计措施实现起来相对容易，本节已讨论过的多数过压保护方法都有用。也可以获得额外的保护措施。对于RS-232和RS-485驱动器和接收器，ADMXXX-E系列提供15 kV (HBM) ESD担保规格。对于更通用的应用，在系统适当位置增加TransZorb保护电路也可提供ESD保护功能(见参考文献9)。

图10从断路和在线两个角度总结了ESD预防的要点。

- ◆ **Observe all Absolute Maximum Ratings on Data Sheet!**
- ◆ **Read ADI AN-397 (See Reference 6)**
- ◆ **Purchase ESD-Specified Digital Interface Devices**
 - **ADMXXX-E Series of RS-232 / RS-485 Drivers / Receivers**
(See Reference 8)
- ◆ **Follow General Over-voltage Protection Recommendations**
 - **Add Series Resistance to Limit Currents**
 - **Add Zeners or Transient Voltage Suppressors (TVS) for Extra Protection**
(See Reference 9)

图10: ESD要点总结

参考文献:

1. Walt Kester, Wes Freeman, James Bryant, "Electrostatic Discharge," portion of Section 10 within Walt Kester, Editor, [Practical Design Techniques for Sensor Signal Conditioning](#), Analog Devices, Inc., 1999, ISBN 0-916550-20-6.
2. MIL-STD-883 Method 3015, "Electrostatic Discharge Sensitivity Classification." Available from Standardization Document Order Desk, 700 Robbins Ave., Building #4, Section D, Philadelphia, PA, 19111-5094.
3. EIAJ ED-4701 Test Method C-111, "Electrostatic Discharges." Available from the [Japan Electronics Bureau](#), 250 W 34th St., New York NY 10119.
4. ESD Association Standard S5.2 for "Electrostatic Discharge (ESD) Sensitivity Testing -Machine Model (MM)- Component Level." Available from the [ESD Association, Inc.](#), 200 Liberty Plaza, Rome, NY 13440.
5. ESD Association Draft Standard DS5.3 for "Electrostatic Discharge (ESD) Sensitivity Testing - Charged Device Model (CDM) Component Testing." Available from the [ESD Association, Inc.](#), 200 Liberty Plaza, Rome, NY 13440.
6. Niall Lyne, "Electrically Induced Damage to Standard Linear Integrated Circuits: The Most Common Causes and the Associated Fixes to Prevent Reoccurrence," [Analog Devices AN-397](#).
7. Mike Bryne, "How to Reliably Protect CMOS Circuits Against Power Supply Overvoltaging," [Analog Devices AN-311](#).
8. Data sheet for [ADM3311E](#) RS-232 Port Transceiver, Analog Devices, Inc.,
9. TransZorbs and TVSs are available from [Vishay Intertechnology, Inc.](#), 63 Lancaster Avenue, Malvern, PA 19355-2143.
10. Hank Zumbahlen, *Basic Linear Design*, Analog Devices, 2006, ISBN: 0-915550-28-1. Also available as [Linear Circuit Design Handbook](#), Elsevier-Newnes, 2008, ISBN-10: 0750687037, ISBN-13: 978-0750687034. Chapter 11.
11. Walt Kester, [Analog-Digital Conversion](#), Analog Devices, 2004, ISBN 0-916550-27-3, Chapter 9. Also available as [The Data Conversion Handbook](#), Elsevier/Newnes, 2005, ISBN 0-7506-7841-0, Chapter 9.
12. Walter G. Jung, [Op Amp Application Handbook](#), Analog Devices, 2002, ISBN 0-916550-26-5, Also available as [Op Amp Applications Handbook](#), Elsevier/Newnes, 2005, ISBN 0-7506-7844-5. Chapter 7.

Copyright 2009, Analog Devices, Inc. All rights reserved. Analog Devices assumes no responsibility for customer product design or the use or application of customers' products or for any infringements of patents or rights of others which may result from Analog Devices assistance. All trademarks and logos are property of their respective holders. Information furnished by Analog Devices applications and development tools engineers is believed to be accurate and reliable, however no responsibility is assumed by Analog Devices regarding technical accuracy and topicality of the content provided in Analog Devices Tutorials.