【专家讲堂】 PLL设计技巧和调试方法要点请拿走

1 post / 0 new
selina
selina的头像
【专家讲堂】 PLL设计技巧和调试方法要点请拿走

设计并调试锁相环(PLL)电路其实会很复杂,但是,如果你深入了解 PLL 理论以及逻辑开发过程,那接下来的内容对你来说可能就不是绝对干货了哦~今天小编要为大家介绍的是 PLL 设计的简易方法,最后还会提供有效、符合逻辑的方法来调试 PLL 问题。

01 PLL设计

设计完整 PLL 电路时,需牢记几点——

重要的是匹配 PLL的参考输入端口阻抗,将反射降至最低。另外,保持电容与输入端口并联组合值尽量小,因为它会降低输入信号的压摆率,增加 PLL 环路噪声。更多详细信息请参考 PLL 数据手册上的输入要求。

将模拟电源与数字电源相分离,最大程度减少它们之间的干扰。VCO 电源特别敏感,因此此处的杂散和噪声可轻易耦合至 PLL 输出。

用于组成环路滤波器的电阻和电容应当放置在尽可能离PLL 芯片近的地方,并使用仿真文件中的建议值。若您在改变环路滤波器元器件值之后发现难以锁定信号,请尝试使用最初用于评估板的数值。

对于 PCB 布局而言,其主要原则是将输入与输出分离,确保数字电路不会干扰模拟电路。例如,若 SPI 总线太过靠近参考输入或 VCO 输出,则访问 PLL 寄存器时,VCO 输出会在 PLL输出端产生杂散现象。

从热设计角度来看,可在 PLL 芯片底下放置一个导热接地焊盘,确保热量流经焊盘,到达 PCB 和散热片。在极端环境下使用时,应该计算 PLL 芯片和 PCB 的所有热参数。

02 PLL调试

如何有效利用 MUXOUT

在调试阶段开始时,若 PLL 不锁定,则很难确定应当从何处开始。第一步,可以使用 MUXOUT 查看是否所有内部功能单元都正常工作,如图 1 所示。例如,MUXOUT 能显示 R 计数器输出,指示参考输入信号良好,且寄存器内容成功写入。

MUXOUT 还能检查检测器的锁定状态,以及反馈环路中的 N分频输出。通过这种方法,您可确定每个分频器、增益或频率值是否正确。这是调试 PLL 的基本过程。

 MUXOUT 引脚辅助 PLL 进行调试

图 1. MUXOUT 引脚辅助 PLL 进行调试
.

时域分析

调试 PLL 时,使用时域分析,演示写入串行外设接口(SPI)总线上的寄存器数据是正确的。虽然读写操作需要的时间比较长,但请确保 SPI 时序符合规格,且不同线路之间的串扰减小到最低程度。

应当参考 PLL 数据手册中的时序图,以便确定数据建立时间、时钟速度、脉冲宽度和其他规格。确保留有足够的裕量,以便在所有条件下都满足时序要求。使用示波器检查时域内的时钟和数据边沿位于正确位置。若时钟和数据线路太过接近,则串扰会使时钟能量通过 PCB 布线耦合至数据线路。这种耦合会导致数据线路在时钟的上升沿产生毛刺。因此,读写寄存器时需检查这两条线路,尤其当寄存器出现错误时。确保线路电压满足表 2 的规格。

表1. 逻辑输入

频域分析

如果使用频谱分析仪,则应当首先检查 PLL 输出是否锁定;如果波形具有稳定的频率峰值则表示锁定。如果未锁定,则应当遵循前文所述的步骤。

如果 PLL 已锁定,则收窄频谱分析仪带宽,以便确定相位噪声是否位于可接受范围内,并将测试结果与仿真结果对照确认。测量某些带宽条件下的相位噪声,如 1 kHz、10 kHz 和 1 MHz。

若结果与预期不符,则应首先回顾环路滤波器设计,检查 PCB板上元器件的真实值。然后,检查参考输入的相位噪声是否与仿真结果一致。PLL 仿真相位噪声应与真实值接近,除非外部条件有所不同,或向寄存器写入了错误值。

电源噪声不可忽略,哪怕使用了低噪声 LDO;因为 DC-DC 转换器和 LDO 都可能成为噪声源。LDO 数据手册显示的噪声频谱密度通常会影响噪声敏感型器件,比如 PLL(见图 2)。为PLL选择低噪声电源,特别是需要为VCO的内核电流提供电源。

图 2. LDO 噪声频谱密度

通常 PLL 的输出端会有四种类型的杂散:PFD 或参考杂散、小数杂散、整数边界杂散以及外部来源杂散,如电源。所有PLL 都至少有一种类型的杂散,虽然永远无法消除这些杂散,但某些情况下,在不同类型的杂散或频率之间进行取舍,可以改进整体性能。

避免参考杂散,请检查参考信号的上升沿。边沿过快或边沿幅度过大都会对频域造成严重的谐波现象。另外,仔细检查PCB 布局,避免输入和输出之间产生串扰。

最大程度地减少小数杂散,可增加扰动,迫使小数杂散进入本底噪声中,但这样做会略为增加本底噪声。

整数边界杂散仅当输出频率过于接近参考频率的整数倍时才会发生,此时环路滤波器无法将其滤除。解决该问题的简便方法是重新调节参考频率方案。例如,若边界杂散发生在 1100 MHz 处,且输出为 1100.1 MHz,参考输入为 20 MHz,则使用 100 kHz 环路滤波器将参考频率改为 30 MHz 即可消除该杂散。

本文转自ANALOG DENICES 微信

点击这里,获取更多电机控制设计信息
调试 PLL 要求对 PLL 具有深入的理解,并且如果在设计阶段格外仔细,就能避免很多问题。若问题发生在调试阶段,请遵循本文所述之建议,对问题逐一进行分析并逐步解决问题。