ADC

作者:Aileen Ritchie和Claire Croke

简介

本应用笔记提供指南,概述如何将输配电应用的系统级要求转换成ADI数据手册中提供的模数转换器(ADC)规格。这些指南描述了测量和保护设备对系统级性能的影响。本应用笔记使用AD7779作为参考。但是,本应用笔记介绍的一般原则适用于ADI的所有ADC。

系统级要求

尽管系统级规格因应用而异,但是一些关键要求可运用至大部分应用,包括最大和最小标称工作电流(INOM)和精度规格。精度通常取决于测量或保护标准,规定了电流、电压或电能测量值的特定百分比误差。

主要规格

ADC或数据采集系统(DAQ)的交流或动态性能表示为给定输入频率和采样速率(fS)或输出数据速率(ODR)下的SNR、SINAD和THD。这些主要规格和描述如下所示:

• 信噪比(SNR)指实际输入信号的均方根值与奈奎斯特频率以下除谐波和直流以外所有其它频谱成分的均方根和之比。SNR用dB表示。

• 动态范围(DR)指DAQ/ADC产生的最大输入信号与最小输入信号之比。DR用dB表示。

• 信纳比(SINAD)指实际输入信号的均方根值与奈奎斯特频率以下包括谐波但排除直流的所有其它频谱成分的均方根和之比。SINAD一般用于衡量ADC或DAQ信号链的测量分辨率。SINAD用dB表示。

• 总谐波失真(THD)指前五个谐波成分的均方根和与满量程输入信号的均方根值之比。THD用dB表示。有关主要规格的详情,请参见MT-003:解SINAD、ENOB、SNR、THD、THD + N和SFDR,不在噪底中迷失。

下述两种情形可能需要高DR:

• 需要将输入范围中的信号解析成高精度。
• 需要以适当的精度测量变化范围大的信号。

通过不同的信号链设计实现DR,信号链设计将在“信号链实现”部分进行进一步讨论。

转换各种规格

要确定DAQ或ADC需要什么样的性能水平,可分析以下要求:

• DAQ/ADC的工作输入范围。
• 输入范围内的精度要求。

“输入范围”部分将说明如何计算这两个要素的影响。

输入范围

计算测量输入范围所需的DR的方式是使用ADC必须测量的最大和最小电流(或电压)之比。输入范围的DR(DR输入范围)通过下式计算:

为了允许不确定性,此输入范围的上限通常需要留出设计裕量。

使用相同的步骤,通过最大和最小电压输入计算电压通道的DR。下式用于将输入范围的DR转换成用dB表示的值(DRInput Range (dB))。

请注意,以上公式假定最大电流可直接用最大ADC输入电压衡量。

如果并非如此,则需要在DR上留出额外的裕量,以对未使用ADC的满量程输入范围进行补偿。

精度

系统精度指测量值的允许误差。通常,系统精度用相对于测得信号的百分比误差表示,例如:整个工作范围内误差为0.5%。

或者,也可以将精度表示为相对于标称信号或的百分比误差或绝对值。要将此要求转换成DR值,使用的最小输入处的百分比误差如下式所示:

其中,DRAccuracy (dB)指达到指定精度所需的DR。

必须注意,理想精度必须在指定测量时间内实现,在DAQ/ADC的每个输出样本中并非必要。例如,在保护应用中,算法可能使用所有从AD7779收集到的样本,并将样本在半个电力线路周期上进行平均,以得到最终结果。在计量应用中,测量周期可能大幅延长。例如,rms读数可能在10个电力线路周期过后更新。在这种情况下,作为ADC的AD7779会在整个周期内产生多个样本,这些样本可以取平均值。平均或过采样过程的结果会降低本底噪声。本底噪声降低的数值取决于整个测量周期内可用的ADC样本数量,如下式所示:

其中:

DRAveraging (dB)指通过在No_Samples(dB)范围内取平均值实现的DR降低量(dB)。

No_Samples指在测量时间内产生的ADC输出样本的数量。要计算样本数(No_Samples),需要用到AD7779 ODR。

AD7779可实现的输出数据速率最高为16 kSPS。参见下式:

通过取平均值得到的正DR净值可得出DRAccuracy (dB)规格的降低量,因此该值必须通过对DR取平均值重新计算。

得到的DAQ/ADC性能要求

最终的DAQ/ADC DR规格通过将输入范围的DR贡献添加至精度DR进行确定。

总谐波失真(THD)的影响

求平均值计算假定AD7779的噪声随机且在频谱中均匀分布。但是,系统中实际上还会存在一定程度的谐波噪声。因为每个ADC输出样本中相同频率处都存在谐波成分,简单的求平均值不会降低此噪声。求平均值可使系统受益的程度受THD限制。因此,在选择ADC时必须注意THD参数。THD用于衡量谐波成分,指前五个谐波成分的均方根和与满量程输入信号的均方根值之比。ADC的THD参数必须低于SNR/DRFinal值才能满足系统要求。如果THD较高,系统性能会受THD的值限制。对于AD7779,−0.5 dB信号的THD为−108 dB。ADC输入信号的幅度减小时THD会增大,保护和测量应用中通常都会出现这种情况。

保护和测量

大部分输配电应用都需要保护和测量这两种功能。这两种功能在精度和有效额定范围方面可能有不同的要求。确定合适的DAQ/ADC以满足这些要求时,应单独评估各种要求。请按照“空气断路器示例”部分所述,使用最高规格选择合适的ADC。

空气断路器示例

下例演示了将空气断路器(ACB)的系统级性能转换成ADC要求的过程。在这个特殊例子中,ACB中包含一个计量单元;因此,存在一系列独立的计量和保护规格。

系统级规格示例

表1显示了计量和保护规格的示例。

ADC要求的计算示例

动态范围(DR)

最大输入信号必须调整至与最大ADC输入范围相匹配;因此,使用最大电流的最大值计算DR。本例中,用于保护时需要的数值为150 kA。最小信号由5 A驱动,5 A为用于测量时需要的数值。

精度

本例中有两种精度要求:

• 测量:在5 A和200 ms的条件下为0.5%。
• 保护:在40 A和0.1 ms的条件下为2%。

单独评估这些要求并使用最高的要求来选择合适的ADC。

测量要求

最小输入为5 A时需要0.5%的测量精度,因此额外的SNR/DR可通过以下公式计算:

其中,DRMeasurement Accuracy指与测量相关的精度DR。

保护要求

保护要求表明,40 A时允许的最大误差为2%。要确定此要求对整个DR的影响,应先计算最小电流为5 A时的精度,之后才能直接比较保护和测量要求:

SNR/DR贡献按如下方式计算:

其中,DRProtection Accuracy指与保护相关的精度DR。

评估完保护和测量要求后,可以明确看出,测量要求会产生更高的SNR精度规格(14 dB)。因此,可根据下式选择ADC:

信号链实现

如前文所述,DR可通过结合不同的模拟信号链设计和信号处理方式来实现。

图1至图3显示了如何实现系统DR的顶层框图。

根据ADC采样速率和目标测量带宽之间的比,可在ADC样本上执行额外的数字滤波,以进一步增大信号链的DR。AD7779是一个8通道、24位、Σ-Δ型ADC。AD7779可实现的输出采样速率/输出数据速率最高为16 kSPS。AD7779的THD为−108 dB,最高输入频率为1 kHz。

SINAD指满量程均方根输入信号的比率与奈奎斯特频率以下包括谐波的所有其它频谱成分的比率之比。SINAD往往决定了信号链的测量分辨率,因为它同时涵盖信号链的SNR和THD贡献。

知道信号链的SNR和THD后,便可根据下式计算出最终SINAD:

因此,在8 kSPS、SNR为112 dB、THD为−108 dB的条件下,最终SINAD为106.54 dB,符合“空气断路器示例”所述的DR要求。

AD7779提供集成PGA和24位Σ-Δ型ADC的完全集成式信号链解决方案。有关器件的详情,请参考AD7779数据手册。

点击这里,获取更多电机控制设计信息

围观 8
1
围观 4
27

作者 :Brad Brannon

序言 :本文聚焦于 12 位 41 MSPS ADC AD9042。AD9042是首款为配合宽带、高 SFDR(无杂散动态范围)前端而专门设计的商用转换器。

随着通信技术和服务迅猛发展,对数字接收机和发射机的需求也与日俱增。无论是宽带设计还是窄带设计,都会面临同样的问题 :哪里可以找到动态性能接近完美的数据转换器?对于需要 95 dB 以上无杂散动态范围的宽带接收机,哪里可以找到能够对 GSM 频段进行数字化的数据转换器?虽然现在还不可能,但具有 95 dB 无杂散动态范围的宽带数据转换器的出现已为期不远。然而,通过一种称为“扰动”的技术,可以大大扩展许多良好数据转换器(如 AD9042 等)的动态范围,从而满足当今及未来的苛刻通信需求。

失真类型

根据特征不同,数据转换器的失真可以分为两种类型,传统上将其称为“静态线性度”和“动态线性度”。静态线性度一般通过确定数据转换器的传递函数及由此获得的 INL和 DNL 误差来表征。动态线性度通过 SINAD、SFDR 及其它多种形式的噪声和谐波失真来表征。

一直以来,动态线性度是现代数据转换器的主要限制因素。在 AD9027 和 AD9042 等产品推出前,转换器的实际动态性能远远低于基于转换器位数所做出的性能预期。此外,当转换器的模拟输入接近奈奎斯特值时,谐波性能迅速下降。这些问题导致许多转换器在众多潜在应用中毫无用处。AD9042 之类的新型转换器采用先进的架构和工艺,能够在整个第一奈奎斯特区提供出色的交流线性度。

AD9042 典型 SFDR

图 1. AD9042 典型 SFDR

虽然许多转换器动态性能不佳的原因很复杂,但其中一个常见问题是缺少采样保持器(或输入比较器),因而无法提供足够的压摆率来跟随快速变化的模拟输入。这是许多转换器无法在信号带宽数 MHz 以外正常工作的一个重要原因。虽然所有转换器设计人员都希望将导致谐波失真随频率提高的因素降至最低,但他们使用的工艺和架构可能无法做到这一点。

详文请阅:通过扰动消除转换器非线性

点击这里,获取更多电机控制设计信息

围观 3
10

采用高速模数转换器(ADC)的系统设计非常困难,对于输入有两类ADC架构可供选择:缓冲型和无缓冲型。

缓冲和无缓冲架构的特征

缓冲架构的基本特征

* 高线性度缓冲器,但需要更高的功率;
* 更易设计输入网络与高阻抗缓冲器接口,因为它提供固定的输入端接电阻;
* 缓冲器提供采样电容与输入网络之间的隔离,电荷注入瞬变更小。

无缓冲架构的基本特征

* 输入阻抗由开关电容设计设置;
* 功耗较低;
* 输入阻抗随时间变化(采样时钟-采样保持器);
* 来自采样电容的电荷注入反射回输入网络。

无缓冲ADC

开关电容ADC(见图1)就是一类无缓冲ADC。无缓冲ADC的功耗通常远低于缓冲ADC,因为前者的外部前端设计直接连到ADC的内部采样保持(SHA)网络。

开关电容ADC

图1. 开关电容ADC

这种方法有两个缺点

输入阻抗随着时间和模式而变化;

第二是电荷注入会反射回ADC的模拟输入端,可能导致滤波器建立问题。

当模拟输入频率改变,以及SHA从采样模式变为保持模式时,无缓冲ADC的输入阻抗也会变化。必须使输入与ADC采样模式匹配,如图2所示。

输入阻抗与模式和频率的关系

图2. 输入阻抗与模式和频率的关系

在基带范围的较低频率时,输入阻抗的实部(蓝线)在数千欧范围内,在200 MHz以上时则滚降到2 kΩ。输入阻抗的虚部或容性部分(红线)也是如此,低频时的容性负载相当高,高频时逐渐变小到2 pF。这使得输入结构的设计更加困难,特别是当频率高于100 MHz时。

ADC如何能采样一个坏信号(如图3所示)并实现良好的性能?

典型单端输入瞬变

图3. 典型单端输入瞬变

查看图4所示的差分ADC输入,输入信号干净得多。坏信号毛刺已消失。共模抑制是差分信号的固有特性,它能消除任何噪声,无论是来自电源、数字注入还是电荷注入。查看无缓冲ADC毛刺的另一种方法是在时域中,利用频谱分析仪测量返回模拟输入的噪声。下图显示了开关电容ADC结构对模拟输入的影响。

典型差分输入瞬变

图4. 典型差分输入瞬变

频谱分析仪在模拟输入端的测量(未应用输入匹配)

图5. 频谱分析仪在模拟输入端的测量(未应用输入匹配)

图5显示时钟的谐波、噪声和其它杂散成分在3 GHz以上的频谱中馈通。匹配ADC输入以降低时钟馈通一般可将大部分谐波抑制10dB 以上。

频谱分析仪在模拟输入端的测量(应用 输入匹配,采用低Q电感或铁氧体磁珠)

图6. 频谱分析仪在模拟输入端的测量(应用 输入匹配,采用低Q电感或铁氧体磁珠)

图6中,通过在模拟输入的每一侧串联一个低Q电感或铁氧体磁珠,实现了输入匹配。这是降低进入模拟输入端的噪声量的一种方法,需要时可采用。

缓冲ADC

缓冲输入ADC(见图7)更易于使用,因为输入阻抗是固定值。隔离缓冲器抑制了电荷注入尖峰,因而开关瞬变显著降低。缓冲器由内部双极结晶体管级组成,具有固定的输入端接电阻。

缓冲输入ADC

图7. 缓冲输入ADC

与开关电容ADC不同,此端接电阻不随模拟输入频率而变化,因此驱动电路的选择得以简化。缓冲输入级的缺点是ADC的功耗较高。然而,由于它经过专门设计,具有非常好的线性度和低噪声特性,因此在ADC的全部额定带宽内,输入阻抗都是恒定的。

设计抗混叠滤波器(AAF)时应当注意,过多的元件可能会导致容差不匹配,进而产生偶数阶失真。电感并非特性相同,不同电感的响应可能大不相同。廉价、低质量的电感一般表现不佳。此外,有时很难在电感上实现良好的焊接连接,这就会引起失真。务必将AAF的阻带区间规定为平坦的,因为宽带噪声仍有可能折回带内(见图8)。

抗混叠滤波器

图8. 抗混叠滤波器

多数转换器具有很宽的模拟输入带宽。如果不使用AAF,混叠会降低动态范围。AAF应按照等于或略大于目标信号带宽的要求进行设计。滤波器的阶数和类型取决于所需的阻带抑制和通带纹波。AAF在ADC的整个带宽内应具有充分的阻带抑制性能。

AAF响应与ADC带宽响应

图9. AAF响应与ADC带宽响应

图9说明了阻带抑制在AAF设计中的重要性。注意,转换器带宽(红色曲线所示)远大于要采样的频带。因此,噪声和杂散可能会折回要采样的带内频率中。注意淡蓝曲线和粉红曲线,其中滤波器响应出现在阻带抑制区间。还应注意深绿或橙色曲线,阻带抑制保持恒定。

点击这里,获取更多电机控制设计信息

围观 3
8

作者:Christoph Kämmerer

简介

还不熟悉ADC?使用包含多路复用器、PGA、缓冲器、∑-Δ转换器、VREF和电源的复杂系统时,是否感到很困惑,不知道从哪里开始?这就是Virtual Eval大展身手的地方。改变ADC模拟输入、PGA增益、基准电压源或电源,查看对阶跃响应、幅频特性或转换器直方图的影响。

该系列第一个成员是AD7124-8虚拟评估板。

为什么采用虚拟方式?

一个设计的整体性能是由该设计中单颗芯片的性能所决定的。尽管产品数据手册提供了芯片性能的第一手资料,但评估板通常被用于更好地了解各个电路的完整设计。它们可直接测试转换器、放大器和绝缘体等产品。尽管如此,评估板有一个严重的缺点。

它们需要单独订购,还要连接至测量仪器,并且当测试各种不同评估板以查找最佳配置时,整个过程非常耗时且成本高昂。为避免这种复杂情况,ADI公司开发了一款在线工具Virtual Eval,可以让设计人员使用仿真功能来评估转换器。此工具无需消耗物料成本,而且还能在设计初选阶段节省大量时间。

Virtual Eval可访问最新最全的ADI公司转换器数据库。一方面,这可以准确仿真转换器的对应环境,另一方面,它可以在不同场景和边界条件下进行测试。图1中,我们使用AD7124模数转换器(ADC)来解释工具的不同选项和用法。AD7124是一款24位∑-Δ转换器,并且包含了很多诊断功能,如线缆连接或短路的检测。

Virtual Eval的第一步就是让用户查看完整的转换器方框图(图1)。直接点击转换器对应的内部模块,就可以设置芯片参数来仿真真实应用场景。例如,被设置的模块可以是输入放大器或者多路选择器。可配置模块还会显示在屏幕左侧的设置中。对于AD7124,其他可配置模块包括SINC4+1 或者 SINC4的滤波器设置、内部时钟和基准电压源。其他一些可以设置的参数包括转换转换速率和时序。

Virtual Eval工具显示的AD7124方框图

图1. Virtual Eval工具显示的AD7124方框图。

设置好所有参数后,可以直观显示仿真结果并评估转换器的性能。首先,可以显示输入波形(图2a)。此外,还可以计算输入信号的快速傅立叶变换(FFT)。直方图(图2b)可以使用户确定统计数据和转换器精度。

a)输入信号的波形。b)输入信号的直方图

图2. a)输入信号的波形。b)输入信号的直方图。

其次,Virtual Eval还可显示信号的频率响应曲线和时域响应功能(图3a)。通常来说,被选择的转换器需要符合奈奎斯特采样定律。借助时域响应功能,可以计算最大输入频率的确切值,包括安全裕度。时域响应功能的上升时间只能通过选择合适的ADC转换率来解决——如果转换率不足,数据就会丢失。最后,时序图显示AD7124的时间响应(图3b),允许仿真不同场景,如功耗降低或转换率提升。

HB1滤波器响应——DDC实数模式(复数转实数模块使能)

图3. HB1滤波器响应——DDC实数模式(复数转实数模块使能)。

结语:

Virtual Eval模数转换器仿真工具可简单仿真不同条件和场景下的不同ADC。这种方法不仅经济实惠,还能显著缩短器件选型过程,让设计人员可以挑选合适的转换器,不再需要任何评估板和昂贵的测试。一旦选好转换器,就能在工具的帮助页面中找到转换器的相关设计资料——包含数据手册和详细信息。不久之后,数据库将会扩展到集成模块中,包括,例如带集成转换器的AMR传感器。

测验:

可编程增益放大器设置为128,差分输入电压为0.1 V时,AD7124-4会发生怎样的情形(提示:什么是差分输入?)。基准电压设置为2.5 V,电源:AVDD = 3.3 V,IOVDD:2.7 V(任何其它帮助保持标准设置的数值)。请计算自己的数值并使用Virtual Eval工具进行仿真。

作者介绍:

Christoph Kämmerer [christoph.kaemmerer@analog.com]自2015年2月开始担任ADI公司现场应用工程师。他于2014年毕业于埃尔朗根-纽伦堡大学,获得物理学硕士学位。毕业之后,他曾在利默里克市ADI公司担任工艺开发实习生。2016年12月实习结束后,Christoph正式成为ADI公司的现场应用工程师,擅长新兴应用领域。

点击这里,获取更多电机控制设计信息

围观 6
74

鸡鸣过后,太阳还没完全从地平线跳出来,空气中含着些微的冷气,老店迎来了第一位客人。
老板寒暄:“今儿个来真早,要点什么?”
“SAR ADC模拟输入架构的输入器件。”
“得嘞,您是要单端输入,伪差分输入还是差分输入呢?”
客人微微皱眉:”这么多类型,可怎么选好?“
老板笑道:“这些输入类型的器件我这儿全都有,这就说说其中的门道。。。“

什么是 SAR ADC

逐次逼近型模数转换器又称SAR ADC,是通用级模数转换器,可产生连续模拟波形的数字离散时间表示。它们通过电荷再分配过程完成这一任务;在此过程中,已知的定量电荷与ADC输入端获取的电荷量相比较。期间针对所有可能的数字代码(量化电平)执行二进制搜索,最终结果收敛至某一代码,使内部集成的比较器返回平衡状态。0和1的组合表示电路产生的决策序列,使系统回到均衡状态。

SAR ADC是通用、易用、完全异步的数据转换器。但是,决定特定应用使用哪种转换器时,仍需做出一些选择。本文具体讨论ADI SAR ADC产品组合提供的模拟输入信号类型。但应注意,尽管本文关注的是SAR ADC,输入类型通用于所有ADC架构。根据所考虑电路的信号源类型或总体目标,需要做出特定设计决策和权衡。最简单的解决方案是匹配ADC输入类型与信号源输出配置。不过,源信号可能需要改变信号类型的调理,或者存在成本、功率或面积考虑因素,影响模拟输入类型决策。我们来了解一下不同的可用模拟输入类型。

单端输入

最简单的模拟输入类型是单端输入。此时,信号从来源到达ADC仅需要一条线路。这种情况下将使用单个输入引脚,无信号源直接返回或感测路径。相对于ADC的接地引脚产生转换结果。根据特定器件,输入可能为单极性或双极性。单端情况下,简单是其优点。信号从来源到达ADC仅需要一条走线。这可以减少系统复杂性,同时降低总信号链的功耗。当然简单也可能有代价。单端设置不会抑制信号链内的直流失调。单端系统需要相对于载流地层执行测量,信号源接地与ADC接地之间的电压差异可能出现在转换结果中。而且,设置更易受耦合噪声影响。因此,信号源和ADC应彼此靠近,以缓解这些效应。

单端单极性

图1. 单端单极性

如果SAR ADC是单极性单端配置,容许信号摆幅介于接地与正满量程之间,通常由ADC基准电压输入设置。单端单极性输入的直观表示可参见图1。采用单端单极性输入的器件有AD7091R和AD7091R-8。

单端双极性

图2. 单端双极性

如果SAR ADC是双极性单端配置,容许信号摆幅介于对地正满量程与负满量程之间。同样,满量程通常由ADC基准电压输入设置。单端双极性输入的直观表示可参见上图。采用单端双极性输入的器件有AD7656A-1。

伪差分输入

如果需要感测信号地或从载流地层解耦相对测量结果,信号链设计人员可能考虑迁移至伪差分输入结构。伪差分器件本质上是带参考地的单端ADC。器件执行差分测量,但检测的差分电压是相对于输入信号接地电平测量的单端输入信号。单端输入被驱动至ADC的正输入端(IN+),输入接地电平被驱动至ADC的负输入端(IN–)。需要注意的是,信号链设计人员必须注意负输入的模拟输入范围。

绝对输入电压示例

图3. 绝对输入电压示例

一些情况中,负输入引脚相对于正输入具有有限的输入范围。这些情况下,正输入可在容许输入电压范围内自由摆动,而ADC的负输入可限制在ADC接地附近的较小±电压范围内。每个ADC输入的容许输入范围可在数据手册中找到。参见“绝对输入电压”规格表。

如果具有有限IN–电压范围的伪差分器件(比如AD7980)需要抑制大于绝对输入电压范围的干扰信号,信号链设计人员可能需要考虑仪表放大器,以在信号到达ADC前消除较大的共模。有三种伪差分配置:单极性、伪双极性及真双极性。ADI SAR ADC产品组合提供采用以上每一种配置的器件。采用单极性伪差分输入的器件有AD7980和AD7988-5。

单极性伪差分

图4. 单极性伪差分

在单极性伪差分设置中,单端单极性信号被驱动至ADC的正输入端,信号源地被驱动至负ADC输入端,如图所示。

在伪双极性设置中,单端单极性信号被驱动至ADC的正输入端。然而,信号源地未被驱动至ADC的负输入端,此输入到达满量程电压的一半。本例中,输入范围为±VFS /2,而非0至VFS 。未出现动态范围增加,单极性情况与伪双极性情况之间的差异是测量正输入所依靠的相对电压。提供伪双极性输入选项的器件有AD7689。

伪双极性

图5. 伪双极性

与单极性伪差分情况相同,伪双极性负输入具有有限的输入范围。不过,此时电压将在VFS/2而非接地左右变化。上图是伪双极性输入范围图。本例中,VOFF = VFS/2。

伪差分真双极性情况与单极性伪差分情况很相似,只不过单端正ADC输入可在低电压上下摆动。通常,峰峰值输入范围是基准电压的两倍或此比例的倍数。提供伪差分真双极性输入的器件有AD7606。

伪差分真双极性

图6. 伪差分真双极性

例如,如果基准电压为5 V,那么伪差分真双极性器件可接受±5 V范围内的输入。图6显示伪差分真双极性输入范围图。

差分输入

伪差分架构优于单端架构之处在于能够抑制转换系统内的特定扰动信号。不过,存在可提供相同抑制优势,同时也增加系统动态范围的架构。

ADI提供两种带有差分输入的器件。本文介绍的第一种是差分反相。本例中,ADC转换ADC正负输入之间的差异,同时正负输入彼此180°反相摆动。通常,差分反相器件为单极性。因此,差分器件的每一侧将在低电压与正满量程(由基准电压输入设置)之间摆动。由于差分器件每一侧180°反相,输入共模固定。与伪差分器件相似,差分反相器件可限制其容许共模输入范围。此范围可在产品数据手册的规格表中找到。如下图7所示。对于ADC输入的绝对输入范围为0伏至正满量程的器件,共模电压为V FS/2。大多数情况下,对于高分辨率(16位及更高)差分反相SAR ADC,共模电压范围为典型共模电压±100 mV。

差分共模输入范围

图7. 差分共模输入范围

差分架构允许用户最大限度地增加ADC的输入范围。与单端或伪差分方案相比,差分信号可将给定电源和基准电压设置的输入范围加倍,提供最多6 dB的动态范围增加,而不增加器件功耗。

需要绝对最佳性能时,通常选择差分反相器件。差分信号将提供最大噪声抑制,趋于消除偶次项失真特性。如图8所示,由于差分器件引脚以相反方向摆动,动态范围和SNR相对于单端和伪差分配置有所改善。

差分信号带来的动态范围增加

图8. 差分信号带来的动态范围增加

如果需要在信号源为单端的信号链中最大限度地提高系统性能,可使用单端至差分放大器,例如ADA4940-1或ADA4941-1,以适当调理输入信号,匹配其与ADC的共模。图9显示了差分反相输入范围图。采用差分反相输入的器件有AD7982、AD7989-5以及AD7915。

差分反相

图9. 差分反相

如同伪差分器件,如果系统内存在较大共模,应使用仪表放大器来调理共模主体。差分ADC可处理共模中的精细变化,且聚合信号链具有极佳的CMRR。

共模范围限制是实现最佳性能和避免影响转换器动态范围所必需的。使用差分反相器件时有一些常见错误,可能违反共模范围。图10显示了实施差分反相器件时常发生的用户错误。违反在图7限制下工作的器件的数据手册。

违反共模

图10. 违反共模

此情形中,差分信号非180°反相。因此,共模在两个ADC输入引脚间剧烈变化。另一个常见的差分反相失误是180°反相、但共模不当的信号,或者将ADC的IN-引脚连接至直流基底电压。在负ADC输入端提供直流电压很快便会违反共模范围规格,同时消除差分信号的动态范围优势。第二种差分信号是测量任意两个信号之间的差分,而不论共模如何。

ADI提供一系列基于SAR ADC技术的集成式数据采集解决方案测量全差分信号。对于寻找具有宽容许输入共模范围的集成式数据采集解决方案的信号链设计人员,ADI提供ADAS3022和ADAS3023。它们分别是双极性连续和同步采样数据采集系统,共模范围宽达±10 V。在此范围内,它们可展示任意两个信号间的差异。

模拟输入类型可影响数字输出编码。具有单极性输入范围的转换器,例如单端单极性和伪差分器件,采用直接二进制编码。代码0将代表负满量程输入电压,代码2N – 1(N为位数)将代表正满量程输入。具有±极性输入的器件将采用二进制补码,以便将符号位提供给用户。具有±极性的器件包括单端双极性、伪差分双极性、伪双极性和全差分器件。对于这些ADC,负满量程输入将由代码–2N – 1代表,正满量程输入将由代码2N – 1 – 1代表。

结论

SAR ADC是创建模数转换信号链的通用、低功耗、高性能选项。这些器件易于实施。不过,为获得系统的所需性能,必须做出特定架构选择。本文具体讨论ADI SAR ADC产品组合提供的模拟输入类型选择。每种输入类型提供特定优势,同时必须做出特定权衡。如上所述,正确的选择对于实现最佳性能至关重要。

点击这里,获取更多电机控制设计信息

围观 9
61

页面

订阅 RSS - ADC