ADC

作者:Miguel Usach Merino和Gerard Mora-Puchalt

摘要

ADI 专利的容性可编程增益放大器(PGA)相比传统的阻性PGA具有更佳的性能,包括针对模拟输入信号的更高共模电压抑制能力。

本文描述了斩波容性放大器的工作原理,强调了需要放大传感器小信号至接近供电轨——比如温度测量(RTD 或热电偶)和惠斯登电桥——时,此架构的优势。

Σ-Δ 型模数转换器(ADC)广泛用于传感器具有较小输出电压范围和带宽的应用中(比如应变计或热敏电阻),因为这种架构提供高动态范围。具有高动态范围是因为,相比其它 ADC 架构,它具有低噪声性能。

Σ-Δ 型转换器基于两条原理工作:过采样和噪声整形。当 ADC对输入信号进行采样时,独立于采样频率的量化噪声会在直到采样频率一半的整个频谱内扩散。因此,如果输入信号以比奈奎斯特理论所推导出的最小值高很多的频率采样,则目标频段内的量化噪声下降。

图 1 显示了不同采样频率下的量化噪声密度示例。

图 1. 不同采样频率下,频率范围内的量化噪声密度。

一般而言,对于特定的目标频段,每 2 个过采样系数就会使动态范围改善 3 dB(假定为白噪声频谱)。Σ-Δ 型转换器的第二个优势是噪声传递函数。它将噪声整形至更高频率(如图 2 所示),进一步降低了目标频段内的量化噪声。

图 2. Σ-Δ 噪声整形。

此外,Σ-Δ 架构可能集成数字滤波器,用来移除目标频段外的量化噪声,实现出色的动态范围性能,如图 3 所示。

图 3. LPF 之后的量化噪声。

输入缓冲器

过采样架构的缺点之一是,相比其它采样频率较低的架构,驱动 Σ-Δ 型调制器的输入缓冲器要求可能会更严格。采集时间变得更短,因此缓冲器需要更高带宽。现代 Σ-Δ 型转换器片上集成输入缓冲器,最大程度简化使用。

此外,在检测系统中,为检测元件提供具有高精度的极高输入阻抗对于测量精度而言极为关键。这使得输入缓冲器的要求更为严格了。

集成输入缓冲器还有其它挑战。Σ-Δ 型调制器可在低频率时提供极低噪声,但所有其它元件(比如输入缓冲器)都会使热噪声增加,而更严重的则是低频闪烁噪声,如图 4 所示。

图 4.闪烁噪声。

此外,缓冲器失调也可能增加总系统误差。通过系统校准可以补偿失调,但如果失调漂移相对较高,那么这种方式就无法实现,因为每次工作温度发生改变都会要求系统重新校准,以补偿缓冲器失调。

例如,当失调漂移为 500 nV/°C 时,10°C 温度递增将等于 5 µV失调范围,在±2.5 VREF 24 位 ADC 中这相当于 16.8 LSB,即约为 4 位。解决这两个问题的典型途径是对缓冲器的输入和输出进行斩波,如图 5 所示。

图 5.斩波放大器。

对输入进行斩波之后,输入频率便调制到较高频率。缓冲器失调和闪烁噪声依然保持其最初的低频率,因为它们不受输入斩波的影响。

输出去斩波机制将输入频率解调回基带,同时向上调制缓冲器产生的失调和闪烁噪声至较高频率,随后由 ADC 低通滤波器加以消除。

某些情况下,输入缓冲器可以采用基于电阻的仪表放大器(阻性 PGA)来代替,以使小传感器信号满足全调制器输入范围,最大程度提升动态范围。需注意,基于电阻的仪表放大器相比差分阻性放大器是更好的选择,因为分立式传感器需要更高的输入阻抗。阻性 PGA 可实现类似的斩波方案,如图 6 所示。

图 6.阻性 PGA。

阻性 PGA 可能需要级联第二组缓冲器,因为放大器可能无法提供直接驱动调制器所需要的足够带宽。同时,必须保持低功耗,这就确定了电阻值,进而确定了放大器带宽。

使用这种放大器拓扑的主要问题是,它限制了共模电压——尤其是在增益大于 1 的时候,因为阻性 PGA 具有取决于输入信号的浮动共模值,如图 6 所示。

此外,阻性网络失配及其漂移也是影响总误差预算的因素之一,因为它可能会影响大多数的精度规格。为避免这些限制,最新的 Σ-Δ 型转换器采用了容性 PGA。

容性 PGA 放大原理与阻性 PGA 相似:增益取决于电容比,如图 7 所示。为了放大直流信号,容性 PGA 在 PGA 输入端引入了斩波机制直流输入信号调制到斩波频率,然后由容性放大器进行放大。最后,信号通过输出去斩波解调回直流。此外,放大器失调和闪烁噪声调制到斩波频率,并在之后的级中进行低通滤波。

图 7.容性 PGA(为简便起见,移除了部分模块)。

相比阻性架构,这种容性架构有一些优势:

它能更好地权衡噪声与功率,因为噪声源较少。需要较少的放大器,而且相比电阻,电容不会产生噪声。

电容比电阻有非常多的优势。除了无噪声外,电容不会受到自发热影响,且通常具有更好的匹配和温度漂移。这对失调、增益误差和漂移规格有正面影响。

电容可将输入共模从信号链共模的其余部分去耦。这样可以提供 CMRR、PSRR 和 THD 等优势。

容性 PGA 的最大优势之一,是它的输入共模范围可以是轨到轨或更高。这样便有可能从正供电轨下至负供电轨的几乎任何地方对传感器共模电压进行偏置。

这种容性架构结合了仪表放大器的优势,具有极高的输入阻抗(因为输入阻抗是一个电容),其优势是电容(而不是电阻)作为增益元件,增加了放大器的动态范围——这不仅是因为它的信号摆幅,还因为其噪声效率的缘故。

克服阻性PGA共模限制的常见解决方案是增加或偏移供电轨,或者重新对中传感器信号共模。这样做的代价是功耗更高、电源设计更复杂、使用更多外部元件,以及更高的成本。

实际例子

在惠斯登电桥中,共模电压由连接两个桥臂的阻抗决定,且与施加的电源成正比。电子秤应用即采用这种检测拓扑,因为它具有针对应变计的线性检测优势;图 8 显示了一个半桥式 II类电路。

图 8.采用惠斯登拓扑并包含应变计的电子秤。

表 1. 惠斯登电桥中的阻性 PGA 和容性 PGA 对比(假设使用标准电源和增益)

应变计的灵敏度通常为 2 mV/V。惠斯登电源越高,灵敏度也就越高。为了增加应变计的动态范围并最大化 SNR,电桥可能采用比 ADC 更高的电源供电。

由于阻性 PGA 的共模限制,电桥应当采用与 ADC 相同的电源供电,以便最大程度提升动态范围;而在容性 PGA 中,电桥可以采用几乎为 ADC 两倍的电源供电,因为不存在输入共模的限制。

例如,假设标准电源为 ADC 提供 3.3 V 电平,则对于相同的增益,容性 PGA 相比阻性 PGA 的改进总结见表 1。可能存在的另一个问题,是当电桥的连接位置离 ADC 较远时,接地之间可能有所不同。这也许会使共模电压偏移,从而导致ADC 输入共模相对于电桥不平衡,并降低阻性 PGA 中的最大允许增益。

使容性 PGA 性能与阻性 PGA 相当的可行办法是以更高的电源电压对电桥供电。比如,以±3.3 V 双极性电源对电桥供电,从而增加应变计的灵敏度,但代价是更高的系统复杂性和功耗。可能会得益于容性 PGA 的另一个例子是采用电阻式温度检测器(RTD)或热电偶的温度测量应用。常用 RTD 电阻(比如 PT100)可以用来直接检测温度,或间接检测热电偶的冷结,如图 9 所示。

图 9.典型热电偶设置。

每一个 PT100 器件都提供不同的导线,采用最受欢迎的高性价比三线式配置。

测量温度并消除引线误差的传统方法如图 10 所示。本例中,集成 PGA 的 Σ-Δ 型 ADC AD7124-8 的内部电流源以相同电流驱动双线式 RTD,在两个引线上产生相同的失调误差,其值与引线电阻成正比。

由于 AD7174-8 具有较小的引线电阻和电流(为了最大程度减少自发热效应),RL3 产生的失调电压靠近负供电轨,极大地降低了阻性 PGA 中允许的最大增益,因为其输入共模相比容性 PGA 同样将会非常接近供电轨,在内部将共模电压设为电源供电轨的一半,允许更高的增益配置,从而提高总动态范围。建议的解决方案极大降低了系统和硬件连接的复杂性,因为第三条线缆不应返回至 ADC PCB,并可连接 RTD 位置附近的地。

图 10.三线式 RTD 测量。

为了增加温度测量的精度,建议采用四线式测量。本例中,只使用了一个电流基准。为了避免电流源的不精确性,可以将精密电阻用作 ADC 基准电压发生器来进行比例测量,如图 11 示。

图 11.比例四线式 RTD 测量。

选择适当的外部精密电阻值,使 RTD 上产生的最大电压等于基准电压除以 PGA 增益。

对于 3.3 V 电源而言,在阻性 PGA 中,精密电阻上产生的电压应为 1.65 V 左右,否则 PGA 共模电压将限制最大增益。其结果是,最大增益信号应等于 1.65 V。在容性 PGA 中,不存在输入共模的限制,因此 RTD 共模信号可以靠近顶部供电轨放置,最大程度提升了精密电阻生成的 ADC 基准电压,并因此实现最高的可选增益和动态范围。

表2. 四线式 RTD 比例测量中的阻性和容性 PGA 对比

表 2 总结了阻性 PGA 相对于容性 PGA 的最大增益,最大电流源为 500 µA,限制了 Pt100 的自发热(假定 B 类 RTD,此时最高温度为 600°C,最大 VREF 为 2.5 V)。

结论

相比阻性 PGA,容性 PGA 具有多项重要优势。诸如噪声、共模抑制、失调、增益误差以及温度漂移等关键规格都由于电容作为增益元件的固有温度稳定性以及匹配属性而得到了改善。

另一项重要特性是内部共模电压从放大器内部共模电压中去耦。当待放大的输入信号为靠近供电轨的共模电压时,这点尤为重要。阻性 PGA 的增益选择严重受限于其共模限制,或者要求更高的供电轨或外部元件将输入信号重新偏置到供电轨的一半。而容性 PGA 却可以轻松处理这种检测场景。某些最新的 Σ-Δ 型 ADC 产品集成了容性 PGA,比如 AD7190、AD7124-4、AD7124-8 和 AD7779。

作者简介

Miguel Usach Merino [miguel.usach@analog.com]获得瓦伦西亚大学电子工程学位。2008 年加入 ADI 公司,任西班牙瓦伦西亚线性与精密技术部的应用工程师。

Gerard Mora-Puchalt [gerard.mora-puchalt@analog.com]于 2005 年获得瓦伦西亚理工大学电信工程硕士学位。他于 2005 年在 ADI 公司 DAC 应用部门完成了毕业设计,并于 2006 年毕业后加入了 ADI 公司的温度传感器设计评估团队。他于 2007 年调往精密转换器部门,自此之后便担任模拟设计工程师,工作地点在西班牙瓦伦西亚。

点击这里,获取更多电机控制设计信息

围观 12
18

作者:Miguel Usach Merino

摘要

新的国际标准和法规加速了工业设备对安全系统的需求。功能安全的目标是保护人员和财产免受损害。这可以通过使用针对特定危险的安全功能来实现。安全功能由一系列子系统组成,包括传感器、逻辑和输出模块,因而需要系统层面和集成电路层面的专门技能来提供具有适当功能组合的IC。本文以AD7770 ∑-Δ ADC为例,探讨如何构思和设计高性能IC以提供模拟域和数字域中的先进特性组合,从而简化安全系统的设计。

简介

墨菲定律变体之一:“如果几件事都可能出错,首先出错的往往是会造成最大损失的那一件。”

如果一个系统可能产生直接或间接的致命威胁,例如机器故障等,那么设计该系统时,必须最大程度地降低故障可能性及其导致的负面影响。为了确保发生随机性和确定性故障的概率尽可能低,必须遵循特定的设计方法。工业中将这种设计方法称为功能安全方法。这种方法要求对系统进行细致入微的分析,确定所有潜在的危险情况,并运用最佳做法来将器件、子系统和系统的故障风险(例如电压过高或诊断失败等)降至容许的水平。

功能安全背后的理念是当检测到错误时让系统保持安全状态,例如:若来自外部传感器的转换结果超出范围,则断开使能的输出连接。

IEC-61508是工业设备功能安全设计参考标准,已针对不同行业进行了修改或阐释,例如ISO-26262适用于汽车行业,IEC-61131-6适用于可编程控制器。

详文请阅:了解并延续∑-Δ ADC的安全运行

点击这里,获取更多电机控制设计信息

围观 16
43

Analog Devices, Inc. (ADI)近日推出一款射频(RF)模数转换器(ADC),可实现业界领先的速度和带宽。与传统的射频ADC相比,新型AD9213具有更高的参数性能和更大的奈奎斯特带宽,并且能够在更高的模拟输入频率下进行射频采样,可实现高达7 GHz的射频信号的数字化。AD9213支持航空航天、仪器仪表以及通信领域的新一代软件定义系统,助力实现更高的系统集成度,更低的成本以及更小的尺寸、重量和功耗(SWaP)。此外,其高采样速率和集成的后处理功能有助于在窄带应用中实现更高的性能。

查看产品页面、下载数据手册和申请样片:http://www.analog.com/pr180522/AD9213
了解有关ADI公司高速转换器的更多信息:http://www.analog.com/pr180522/high-speed-converters
AD9213为航空航天客户提供了更大的灵活性,能够更大范围地处理频谱,并且可在雷达设计中实现更高的分辨率和更长的距离。该器件有助于电子测试和测量制造商(ETM)在时域应用(例如数字示波器和光谱/化学分析)中实现更大的产品差异化和新的性能水平。其奈奎斯特带宽更宽,便于卫星通信客户提供带宽更高的产品。此外,宽输入带宽与高采样速率相结合,可在无线通信应用中实现新型的宽带数字预失真架构。

AD9213产品聚焦:

* 采样速率为其他类似器件的2.5倍
* 系统动态范围更大,能够更好地区分信号
* 在较宽的信号带宽上具有出色的噪声性能
* 针对相控阵应用的增强型多芯片同步
* 时间分辨率提高(采样速率更高)

报价与供货

关于ADI公司

Analog Devices, Inc.是全球领先的高性能模拟技术公司,致力于解决最艰巨的工程设计挑战。凭借杰出的检测、测量、电源、连接和解译技术,搭建连接现实世界和数字世界的智能化桥梁,从而帮助客户重新认识周围的世界。详情请浏览ADI官网http://www.analog.com/pr180522

欲浏览官方网站上的ADI新闻,请访问:http://www.analog.com/pr180522/news

欲订阅ADI公司的每月技术杂志Analog Dialogue《模拟对话》,请访问:http://www.analog.com/pr180522/analogDialogue

更多有关产品信息,请致电亚洲技术支持中心:400 6100 006, 或发送邮件至china.support@analog.com,也可点击ADI官方微博http://weibo.com/analogdevices,或通过手机登录m.analog.com 或http://www.analog.com/pr180522 了解最新产品等信息。

更多ADI产品及应用视频,请访问:http://www.analog.com/pr180522/videos

点击这里,获取更多IOT物联网设计信息

围观 3
82

摘要

ADI专利的容性可编程增益放大器(PGA)相比传统的阻性PGA具有更佳的性能,包括针对模拟输入信号的更高共模电压抑制能力。

本文描述了斩波容性放大器的工作原理,强调了需要放大传感器小信号至接近供电轨——比如温度测量(RTD或热电偶)和惠斯登电桥——时,此架构的优势。

Σ-Δ型模数转换器(ADC)广泛用于传感器具有较小输出电压范围和带宽的应用中(比如应变计或热敏电阻),因为这种架构提供高动态范围。具有高动态范围是因为,相比其它ADC架构,它具有低噪声性能。

Σ-Δ型转换器基于两条原理工作:过采样和噪声整形。当ADC对输入信号进行采样时,独立于采样频率的量化噪声会在直到采样频率一半的整个频谱内扩散。因此,如果输入信号以比奈奎斯特理论所推导出的最小值高很多的频率采样,则目标频段内的量化噪声下降。

图1显示了不同采样频率下的量化噪声密度示例。

图1.不同采样频率下,频率范围内的量化噪声密度。

一般而言,对于特定的目标频段,每2个过采样系数就会使动态范围改善3dB(假定为白噪声频谱)。Σ-Δ型转换器的第二个优势是噪声传递函数。它将噪声整形至更高频率(如图2所示),进一步降低了目标频段内的量化噪声。

图2.Σ-Δ噪声整形

此外,Σ-Δ架构可能集成数字滤波器,用来移除目标频段外的量化噪声,实现出色的动态范围性能,如图3所示。

图3.LPF之后的量化噪声。

输入缓冲器

过采样架构的缺点之一是,相比其它采样频率较低的架构,驱动Σ-Δ型调制器的输入缓冲器要求可能会更严格。采集时间变得更短,因此缓冲器需要更高带宽。现代Σ-Δ型转换器片上集成输入缓冲器,最大程度简化使用

此外,在检测系统中,为检测元件提供具有高精度的极高输入阻抗对于测量精度而言极为关键。这使得输入缓冲器的要求更为严格了。

集成输入缓冲器还有其它挑战。Σ-Δ型调制器可在低频率时提供极低噪声,但所有其它元件(比如输入缓冲器)都会使热噪声增加,而更严重的则是低频闪烁噪声,如图4所示。

图4.闪烁噪声。

此外,缓冲器失调也可能增加总系统误差。通过系统校准可以补偿失调,但如果失调漂移相对较高,那么这种方式就无法实现,因为每次工作温度发生改变都会要求系统重新校准,以补偿缓冲器失调。

例如,当失调漂移为500 nV/°C时,10°C温度递增将等于5 μV失调范围,在±2.5 VREF 24位ADC中这相当于16.8 LSB,即约为4位。

解决这两个问题的典型途径是对缓冲器的输入和输出进行斩波,如图5所示。

图5.斩波放大器。

对输入进行斩波之后,输入频率便调制到较高频率。缓冲器失调和闪烁噪声依然保持其最初的低频率,因为它们不受输入斩波的影响。

输出去斩波机制将输入频率解调回基带,同时向上调制缓冲器产生的失调和闪烁噪声至较高频率,随后由ADC低通滤波器加以消除。

某些情况下,输入缓冲器可以采用基于电阻的仪表放大器(阻性PGA)来代替,以使小传感器信号满足全调制器输入范围,最大程度提升动态范围。需注意,基于电阻的仪表放大器相比差分阻性放大器是更好的选择,因为分立式传感器需要更高的输入阻抗。阻性PGA可实现类似的斩波方案,如图6所示。

图6.阻性PGA。

阻性PGA可能需要级联第二组缓冲器,因为放大器可能无法提供直接驱动调制器所需要的足够带宽。同时,必须保持低功耗,这就确定了电阻值,进而确定了放大器带宽。

使用这种放大器拓扑的主要问题是,它限制了共模电压——尤其是在增益大于1的时候,因为阻性PGA具有取决于输入信号的浮动共模值,如图6所示。

此外,阻性网络失配及其漂移也是影响总误差预算的因素之一,因为它可能会影响大多数的精度规格。

为避免这些限制,最新的Σ-Δ型转换器采用了容性PGA。

容性PGA放大原理与阻性PGA相似:增益取决于电容比,如图7所示。

图7.容性PGA(为简便起见,移除了部分模块)。

为了放大直流信号,容性PGA在PGA输入端引入了斩波机制直流输入信号调制到斩波频率,然后由容性放大器进行放大。最后,信号通过输出去斩波解调回直流。此外,放大器失调和闪烁噪声调制到斩波频率,并在之后的级中进行低通滤波。

相比阻性架构,这种容性架构有一些优势:

它能更好地权衡噪声与功率,因为噪声源较少。需要较少的放大器,而且相比电阻,电容不会产生噪声。

电容比电阻有非常多的优势。除了无噪声外,电容不会受到自发热影响,且通常具有更好的匹配和温度漂移。这对失调、增益误差和漂移规格有正面影响。

电容可将输入共模从信号链共模的其余部分去耦。这样可以提供CMRR、PSRR和THD等优势。

容性PGA的最大优势之一,是它的输入共模范围可以是轨到轨或更高。这样便有可能从正供电轨下至负供电轨的几乎任何地方对传感器共模电压进行偏置。

这种容性架构结合了仪表放大器的优势,具有极高的输入阻抗(因为输入阻抗是一个电容),其优势是电容(而不是电阻)作为增益元件,增加了放大器的动态范围——这不仅是因为它的信号摆幅,还因为其噪声效率的缘故。

克服阻性PGA共模限制的常见解决方案是增加或偏移供电轨,或者重新对中传感器信号共模。这样做的代价是功耗更高、电源设计更复杂、使用更多外部元件,以及更高的成本。

实际例子

在惠斯登电桥中,共模电压由连接两个桥臂的阻抗决定,且与施加的电源成正比。电子秤应用即采用这种检测拓扑,因为它具有针对应变计的线性检测优势;图8显示了一个半桥式II类电路。

图8.采用惠斯登拓扑并包含应变计的电子秤。

应变计的灵敏度通常为2mV/V。惠斯登电源越高,灵敏度也就越高。为了增加应变计的动态范围并最大化SNR,电桥可能采用比ADC更高的电源供电。

由于阻性PGA的共模限制,电桥应当采用与ADC相同的电源供电,以便最大程度提升动态范围;而在容性PGA中,电桥可以采用几乎为ADC两倍的电源供电,因为不存在输入共模的限制。

例如,假设标准电源为ADC提供3.3V电平,则对于相同的增益,容性PGA相比阻性PGA的改进总结见表1。

表1. 惠斯登电桥中的阻性PGA和容性PGA对比(假设使用标准电源和增益)

可能存在的另一个问题,是当电桥的连接位置离ADC较远时,接地之间可能有所不同。这也许会使共模电压偏移,从而导致ADC输入共模相对于电桥不平衡,并降低阻性PGA中的最大允许增益。

使容性PGA性能与阻性PGA相当的可行办法是以更高的电源电压对电桥供电。比如,以±3.3 V双极性电源对电桥供电,从而增加应变计的灵敏度,但代价是更高的系统复杂性和功耗。

可能会得益于容性PGA的另一个例子是采用电阻式温度检测器(RTD)或热电偶的温度测量应用。

常用RTD电阻(比如PT100)可以用来直接检测温度,或间接检测热电偶的冷结,如图9所示。

图9.典型热电偶设置。

每一个PT100器件都提供不同的导线,采用最受欢迎的高性价比三线式配置。

测量温度并消除引线误差的传统方法如图10所示。本例中,集成PGA的Σ-Δ型ADCAD7124-8的内部电流源以相同电流驱动双线式RTD,在两个引线上产生相同的失调误差,其值与引线电阻成正比。

由于 AD7174-8 具有较小的引线电阻和电流(为了最大程度减少自发热效应),RL3产生的失调电压靠近负供电轨,极大地降低了阻性PGA中允许的最大增益,因为其输入共模相比容性PGA同样将会非常接近供电轨,在内部将共模电压设为电源供电轨的一半,允许更高的增益配置,从而提高总动态范围。

建议的解决方案极大降低了系统和硬件连接的复杂性,因为第三条线缆不应返回至ADC PCB,并可连接RTD位置附近的地。

图10.三线式RTD测量。

为了增加温度测量的精度,建议采用四线式测量。本例中,只使用了一个电流基准。为了避免电流源的不精确性,可以将精密电阻用作ADC基准电压发生器来进行比例测量,如图11所示。

图11 .比例四线式RTD测量。

选择适当的外部精密电阻值,使RTD上产生的最大电压等于基准电压除以PGA增益。

对于3.3 V电源而言,在阻性PGA中,精密电阻上产生的电压应为1.65 V左右,否则PGA共模电压将限制最大增益。其结果是,最大增益信号应等于1.65V。在容性PGA中,不存在输入共模的限制,因此RTD共模信号可以靠近顶部供电轨放置,最大程度提升了精密电阻生成的ADC基准电压,并因此实现最高的可选增益和动态范围。

表2总结了阻性PGA相对于容性PGA的最大增益,最大电流源为500μA,限制了Pt100的自发热(假定B类RTD,此时最高温度为600°C,最大VREF为2.5 V)。

表2. 四线式RTD比例测量中的阻性和容性PGA对比

结论

相比阻性PGA,容性PGA具有多项重要优势。诸如噪声、共模抑制、失调、增益误差以及温度漂移等关键规格都由于电容作为增益元件的固有温度稳定性以及匹配属性而得到了改善。

另一项重要特性是内部共模电压从放大器内部共模电压中去耦。当待放大的输入信号为靠近供电轨的共模电压时,这点尤为重要。阻性PGA的增益选择严重受限于其共模限制,或者要求更高的供电轨或外部元件将输入信号重新偏置到供电轨的一半。而容性PGA却可以轻松处理这种检测场景。

某些最新的Σ-Δ型ADC产品集成了容性PGA,比 如 AD7190, AD7124-4, AD7124-8, and AD7779.

作者:Miguel Usach Merino

Miguel Usach Merino获瓦伦西亚大学电子工程学位。2008年加入ADI公司,任爱尔兰利默里克精密DAC部的应用工程师。

Gerard Mora Puchalt

Gerard Mora-Puchalt于2005年获得瓦伦西亚理工大学电信工程硕士学位。他于2005年在ADI公司DAC应用部门完成了毕业设计,并于2006年毕业后加入了ADI公司的温度传感器设计评估团队。他于2007年调往精密转换器部门,自此之后便担任模拟设计工程师,工作地点在西班牙瓦伦西亚。

点击这里,获取更多电机控制设计信息

围观 25
121

简介

软件定义无线电、雷达系统、电子战 (EW)、电子智能(ELINT) 以及测试测量设备等各种应用,需要带宽为数GHz的宽带数据采集系统。理想情况下,系统设计人员希望能够将信号源(例如天线)直接连接到宽带高动态范围模数转换器 (ADC) 进行数字化。这些应用中有很多涉及到子采样,其中目标信号是远高于ADC采样率的高频信号。这种方法的一个主要限制是当前ADC通常没有足够的带宽来支持这些超宽带应用。虽然有多种高速ADC提供增强的采样速率,但其中能够提供数GHz以上输入带宽的则很少。此外,在超过超高频 (UHF) 频段的频率,要保持良好的采样线性度在技术上是非常困难的;当信号频率高于1 GHz或2 GHz时,目前多数ADC的线性度会迅速降低。

使用HMC661LC4B或HMC1061LC5超宽带采样保持放大器可以克服这些限制,所述器件设计用于需要最大采样带宽、在宽带宽内具有高线性度和低噪声的微波数据转换应用。HMC661LC4B提供18 GHz输入带宽和出色的宽带线性度,可用作ADC前端的外部主采样器。在HMC661LC4B中进行扩展带宽采样后,低带宽保持输出波形便可由一个带宽低很多的ADC处理。HMC1061LC5是HMC661LC4B采样保持放大器的双列版本。

ADC在高输入频率时的线性度局限也得到解决,因为建立后的采样保持放大器波形是利用ADC的最佳基带线性度进行处理。另外,HMC661LC4B的随机采样抖动非常低(

本应用笔记提供了关于HMC661LC4B配合高速ADC使用以增强其带宽和高频性能的指南。本应用笔记介绍了采样保持放大器的一般操作,以及关于实现器件最高性能的一般操作建议。本应用笔记还说明了基于典型评板的试验板组件的设置和时序调整,其将HMC661LC4B用作高速ADC的主采样器。关于HMC661LC4B用于高速ADC的评估板设置时如何获得高性能采样保持放大器的示例,请参阅《模拟对话》文章“利用采样保持放大器和RF ADC从根本上扩展带宽以突破X波段频率”。

详文请阅:HMC661LC4B和HMC1061LC5 配合ADC使用的一般原则和程序

点击这里,获取更多IOT物联网设计信息

围观 4
80

作者:Reza Moghimi,ADI公司应用工程经理

高精度应用需要精心设计的低噪声模拟前端来获得最佳信 噪比(SNR),这就要求采用明智的方法来选择ADC以全面 准确地捕捉传感器信号。还要选用驱动运算放大器和基准 电压源等支持器件来优化电路性能。

振动、温度、压力和光等现实世界的信号需要精 确的信号调理和信号转换,才能在数字域中进 行进一步数据处理。为了克服高精度应用的多 种挑战,需要一个精心设计的低噪声模拟前端来实现最佳 信噪比(SNR)。但许多系统既负担不起最昂贵的器件,也 无法承受低噪声器件的更高功耗。本文解决有关利用噪声 优化方法来设计完整解决方案的问题。本文提出了一种系 统的方法来设计增益模块和ADC组合,并给出一个实例供 大家参考。以调理低频(接近直流)信号为例,对该电路进 行噪声计算和分析。

设计模拟前端时,请遵循以下七个步骤:

* 描述传感器或增益模块前端的电气输出。
* 计算ADC的需求。
* 为信号转换找到最佳ADC + 基准电压。
* 为运算放大器找到最大增益并定义搜索条件。
* 找到最佳放大器并设计增益模块。
* 根据设计目标检查解决方案总噪声。
* 运行仿真并验证。

第1步:描述传感器或增益模块前端的电气输出

信号可能直接来源于传感器,也可能在到达增益模块之前 经过EMI和RFI滤波器。为了设计增益模块,必须知道信号 的交流和直流特性以及可用的电源。知道了信号的特性和 噪声电平后,我们就能知道选择ADC时需要何种输入电 压范围和噪声电平。假设有一个传感器,以250 mV p-p (88.2 mV rms)和25 V p-p噪声的满量程幅度输出一个10 kHz 信号。进一步假设系统中有一个可用的5 V电源。有了这些 信息,我们应该能计算出第2步中的ADC输入端的信噪 比。为简化数据处理和避免混淆,假设我们将该解决方案 设计为在室温下工作。

第2步:计算ADC的需求

我们需要何种ADC、采样速率如何、多少位、噪声指标如 何?若从第一步知道了输入信号幅度以及噪声信息,我们 就能计算出增益模块输入端的信噪比(SNR)。我们需要选 择一个有较高信噪比的ADC。在选择ADC时,知道SNR将 有助于我们计算有效位数(ENOB)。此关系表达式如下。好 的ADC数据手册总会标出SNR和ENOB。此例中所需要的 86.8 dB SNR和14.2位ENOB决定了我们应选择一个16位的模 数转换器。此外,奈奎斯特准则要求采样率(fs)应至少两 倍于最大输入频率(n),因此一个20 kSPS ADC应该就已 足够。

下一步我们需要设计总体解决方案,使得噪声密度不超过 416 nV/√Hz。这就把信号调理电路的噪声确定为输入噪声 的1/10。

图1. 典型信号调理链

第3步:为信号转换找到最佳ADC + 基准电压
有了一系列的搜索条件,我们就有许多种方法找到合适的 ADC。要找到一个16位ADC,最简单的方法之一就是使用 厂商网站上的搜索工具。输入分辨率与采样速率,就可找 到许多推荐的ADC。

许多16位的ADC满足14.5位ENOB需求。如果您想得到更 佳的噪声性能,可使用过采样迫使ENOB达到16位(由4n过 采样得到n位增强)。通过过采样,您可以使用较低分辨率 的ADC:256过采样的12位ADC(44过采样)可得到16位噪声 性能。在我们的例子中,这意味着5.126 MHz采样率的12位ADC(20 kSPS × 256),或是42过采样的14位ADC;若1.28 MSPS 则更佳。然而这些选择的成本却和AD7685(16位、250 kSPS ADC)相当 。

从列表中我们选择了AD7685(16位 PulSAR® ADC ADC)。该转换 器具有90 dB SNR和250 kSPS采样率,符合我们的需要。此 ADC推荐搭配使用ADR421/ADR431精密XFET®基准电 压源。2.5 V的输入范围超过了我们需要的250 mV p-p输入 特性

图2. 典型的ADC选型表

AD7685基准输入具有动态输入阻抗,因此需进行去耦以使 寄生电感最小(方法是在引脚附近放置一个陶瓷去耦电容, 并用较宽的低阻抗走线进行连接)。一个22 F陶瓷芯片电 容可提供最佳性能。

第4步:为运算放大器找到最大增益并定义搜索条件

有了ADC的输入电压范围将有助于我们设计增益模块。为 了最大化动态范围,我们需要在给定的输入信号和ADC输 入范围内选取尽可能高的增益。这意味着我们可以将该例 子中的增益模块设计成具有10倍的增益。

虽然AD7685很容易驱动,但驱动放大器需要满足某些要 求。例如,为保持AD7685的SNR和转换噪声性能,驱动放 大器产生的噪声必须尽可能低,但要注意增益模块可同时 放大信号和噪声。若要使得噪声在增益模块前后都保持不 变,我们需要选择具有更低噪声值的放大器和相关元件。 此外,驱动器的THD性能应与AD7685相当,并且必须使 ADC电容阵列以16位水平(0.0015%)建立满量程阶跃。来自 放大器的噪声可使用外部滤波器进一步过滤。

运算放大器的输入端允许多大的噪声?牢记我们设计的总 体解决方案的噪声密度不超过416 nV/rt-Hz。我们设计的 增益模块应具有更低的本底噪声,系数为10,因为我们的 增益为10。这将确保来自放大器的噪声远低于传感器的本 底噪声。计算噪声裕量时,我们可假设运算放大器输入端 的噪声大致等于运算放大器的总噪声加上ADC的噪声。

第5步:找到最佳放大器并设计增益模块

知道了输入信号带宽后,运算放大器选型的第一步是选择 一个具有合理的增益带宽积(GBWP)的运算放大器,并且 该放大器可以最小的直流和交流误差处理该信号。为得到 最佳的增益带宽积,需要知道信号带宽、噪声增益以及增 益误差。下面给出这些术语的定义。一般而言,若想保持 增益误差小于0.1%,推荐选用增益带宽比输入信号带宽大 100倍的放大器。另外,我们需要一个可快速建立且驱动 能力良好的放大器。注意,我们的噪声预算要求运算放大器输入端的总噪声低于40.8 nV/√Hz,而ADC规定的指标为7.9 nV/√Hz。总结运算放大器的查找条件如下:UGBW > 1 MHz、5 V单电源、良好的电压噪声、电流噪声、THD特 性、低直流误差(不降低ADC性能)。

搜索ADC时采用相似的查找方法, 本例我们选择AD8641。AD8641为低功耗、精密JFET输入放大器,具有 极低的输入偏置电流和轨到轨输出特性,可在5 V至26 V电 源下工作。相关数据在下表中列出。我们可采用表中的元 件值对运算放大器进行同相配置。

表1. 图3 所示完整解决方案 的元件值

图3. 完整的解决方案

所有有源和无源元件都各自产生噪声,因此选择不降低性 能的元件尤其重要。例如,购买一个低噪声运算放大器并 在其周围放置大电阻就是一种浪费。牢记一个1 kΩ的电阻 器可产生4 nV的噪声。

如前所述,可考虑在ADC和该增益模块之间使用一个RC 滤波器,这样应该有助于缩小带宽并优化SNR。

第6步:根据设计目标检查解决方案总噪声

充分了解所设计电路中的各种误差源是极其重要的。为了 获得最佳SNR,我们需要写出前述方案的总噪声方程。方 程如下式所示。

我们可算出运算放大器输入端的总噪声,并确保其低于41.6 nV/√Hz,一如我们所预期的那样。

为了在整个带宽上对总噪声进行积分,我们可看到在滤波 器带宽上的ADC输入端的总噪声是3.05 μV,低于设计所需 的4.16 μV。由于AD8641的转折频率低于100 Hz,故此例中 的低频噪声(1/f)可忽略不计。

保持良好的信噪比需要关注信号路径中每一处细节的噪 声,并有良好的PCB布局。避免在任何ADC下方布设数字 线路,否则会将噪声耦合至芯片管芯,除非在ADC下方铺 一个接地层用作屏蔽。诸如CNV或时钟之类的快速开关信 号不应靠近模拟信号路径。应避免数字信号与模拟信号 交叠。

第7步:运行仿真并验证

刚开始验证电路设计时,使用PSpice宏模型(可从ADI网站 下载)比较合适。快速仿真显示出我们为解决方案所设计的 信号带宽。图4显示了位于AD7685输入端可选RC滤波器之 前和之后的响应。

图4. 图3所示电路的带宽仿真

如图5所示,10 kHz带宽上的总输出噪声接近31 μV rms, 略低于41 μV rms的设计目标。在量产之前需要制作原型并 验证整套解决方案。

图5. 图3电路的噪声响应仿真

总结

如今许多设计要求低功耗、低成本,而许多系统既负担不 起最昂贵的器件,也无法承受低噪声器件的更高功耗。为 了从信号调理电路得到最低的本底噪声和最佳性能,设计 者必须了解元件级别的噪声源。保持良好的信噪比需要关 注信号路径每一处细节的噪声。通过遵循以上步骤,便 可成功调理小型模拟信号,并使用超高分辨率ADC将其 转换。

参考电路

1. 应用笔记AN-202,IC放大器用户指南:去耦、接地及 其他一些要点。ADI公司。

2. 应用笔记AN-347, 如何排除干扰型噪声——方法及原 理:一种理性方法。ADI公司。

3. Barrow, J和A. Paul Brokaw。1989.“低频和高频电路接 地”,Analog Dialogue。 (23-3) ADI公司。

4.研讨会:传感器信号调理电路中的噪声优化(第一部分)。

5.研讨会:传感器信号调理电路中的噪声优化(第二部分)。

作者:Reza Moghimi

Reza Moghimi是ADI公司(美国加利福尼亚州圣何塞)精密信号调理部门的应用工程经理。他于1984年获得圣何塞州立大学电子工程学士学位,并于1990年获得工商管理硕士学位(MBA)。

点击这里,获取更多电机控制设计信息

围观 46
112

作者:Mary McCarthy和Eamonn Dillon

简介

有多种类型的传感器可以用于测量温度。具体选择何种传感器,取决于所测量的温度范围和所需的精度。系统精度取决于温度传感器的精度和用于数字化传感器输出的ADC性能。许多情况下,来自传感器的信号幅度非常小,因而需要高分辨率ADC。Σ-Δ型ADC适合这些系统,因为此类ADC是高分辨率器件,而且常常包括温度测量系统所需的额外片内电路,例如激励电流等。本应用笔记介绍可用的温度传感器(热电偶、RTD、热敏电阻和热二极管)以及传感器与ADC接口所需的电路,还会讨论对ADC的性能要求。

热电偶

热电偶由两种不同类型的金属组成。当温度高于零度时,这两种金属的结面处会产生电压,电压幅度取决于温度与零度的偏差。热电偶尺寸小,结实耐用,相对较便宜,而且工作温度范围非常宽,特别适合测量恶劣环境下的极端高温(最高可达2300°C)。但是,热电偶只能产生数毫伏的输出,因此需要精密放大电路进行进一步处理。热电偶的类型不同,灵敏度也不同,但通常只有每摄氏度数微伏,因此需要高分辨率、低噪声ADC来精确读取温度。当热电偶连接到PCB板上的铜走线时,热电偶与铜的连接点处会形成另一个热电偶结,这就会产生一个与热电偶电压相反的电压。为补偿这一相反电压,需要将另一个温度传感器置于热电偶与铜的结面处,以测量此结面处的温度。这个结面就是所谓冷结。

详文请阅:温度测量系统对ADC的要求

点击这里,获取更多IOT物联网设计信息

围观 4
198

在过去的几十年中,由于信号采集系统的不断增加和永不满足的带宽需求,尽管速度很慢,但高速模数转换器(ADC)性能指标发生了很大变化,尽管速度缓慢。ADC性能测量的方式也发生了变化。

在20世纪80年代,我们主要根据其直流规格(如差分和积分非线性(DNL和INL))来判断ADC。在20世纪90年代,我们主要根据其信噪比(SNR)来判断ADC。虽然无杂散动态范围(SFDR)也是一个重要的ADC参数,但噪声谱密度(NSD)是当今高速和每秒千兆(GSPS)ADC可用于定义其性能的又一全面规范。

虽然NSD已经用很长时间来定义转换器的噪声,但作为新型高速ADC的标题规范,许多系统设计人员可能都会觉得新颖。对于选择高速ADC时专注于其他规范的工程师来说,NSD也可能是一个完全陌生的概念。下面是一些工程师的典型问题的答案,这些答案有助于说明为什么他们应该更多地了解这种ADC性能指标:

在奈奎斯特速率ADC数据手册中,我已经看到了NSD规范,但我从未真正理解它的意义及其重要性。什么是噪声频谱密度?
许多年来,NSD一直被用作许多ADC数据手册首页的性能参数。您可能已经注意到,它是一个相对较大的负数,以dBFS / Hz或dBm / Hz定义。在ADC的NSD数据表中可以观察到的典型范围可以在-140 dBFS / Hz到-165 dBFS / Hz之间。然而,这最终将由ADC的SNR性能和采样率来定义,这将在本文稍后部分进行描述。

来自ADC的SNR被定义为在ADC的输入端看到的信号功率与总非非信号功率的对数比。相对于ADC满量程输入,信噪比被描述为SNRFS。非信号功率有几个组件,如量化噪声,热噪声和ADC设计本身内的小误差。由于ADC使用非线性过程将连续信号转换为离散电平,量化噪声本身就会产生。量化噪声是通常用正弦波表示的实际模拟输入与最小离散步或最低有效位(LSB)的值之差。

NSD定义了在ADC输入端采样的整个噪声功率,单位带宽。对于奈奎斯特速率ADC,这种噪声分布在整个奈奎斯特频带上,这个频带等于fs的一半,采样频率或fs / 2。

NSD的单位表示什么?
术语dBFS / Hz意味着噪声是以功率单位(dB)为单位定义的,相对于在1 Hz的频率分档宽度内看到的ADC满量程。1赫兹,你可能会问?为什么这么小?1 Hz是噪声带宽的基准单位,它建立了一个频率范围内观测箱的宽度用于定义NSD的宽度。

对于绝对参考,NSD也可以由ADC输入功率以dBm / Hz的绝对值来定义。在这种情况下,ADC的绝对满量程输入功率必须是已知的或基于输入电压和阻抗进行测量。

NSD规范如何帮助我区分适用于我系统的ADC?
随着奈奎斯特速率ADC的采样频率加倍,噪声密度分别下降3 dB,因为它分布在更宽的奈奎斯特频带上。对于2倍采样率,相同量的输入噪声功率现在将分配给两倍带宽,这增加了SNR。这可以通过在以下公式中将采样频率(fs)的值加倍来实现-3 dB降低来验证:

随着高速ADC的采样率继续增加到GHz范围,可以实现由于过采样而提高SNR的好处。在比较两个ADC的性能指标时,可以考虑采用较高频率采样的可能性以及较低的噪声密度。

NSD与我的快速傅里叶变换(FFT)的本底噪声有什么不同?

典型的FFT采用数十或数十万个采样点 - 甚至可能是几百万个采样点。对于大多数ADC采样率,这意味着bin频率大小代表数百Hz或几kHz的范围。FFT bin大小被定义为奈奎斯特频谱(fs / 2)除以具有频率单位的FFT采样的数量。例如,一个带有2 16(65.5 MHz)采样FFT 的131 MSPS ADC 的bin大小为:

因此,ADC的噪声以相对较大的箱体宽度分布在尼奎斯特区域,箱体宽度为NSD内定义的箱体宽度的1000倍。这包括在单个FFT箱中的更多噪声能量。

对于上面的示例,如果现在要为我们的131 MSPS ADC使用非常大的65.5 MS FFT,则箱宽将为:

在这种情况下,FFT的噪底将等于ADC的噪声谱密度,但总噪声功率仍然没有改变。如图1所示,相同的噪声功率只能在较宽的频率分档宽度上传播。

图1. Nyquist区域的奈奎斯特ADC量化噪声和FFT本底噪声与NSD的幅度进行比较。每个频段的FFT噪声将由FFT中使用的样本数决定,而NSD则以单位带宽1 Hz定义。

将其与NSD定义相比较,该定义具有带宽的噪声单位或1Hz的FFT分档频率大小。现在您可以了解为什么典型的FFT本底噪声几乎总是高于噪声谱密度。很少有工程师在系统中使用足够大的FFT大小来实现仅1 Hz的箱宽。这就是为什么当FFT中的采样数量增加时,噪声似乎变得更低。

但是,总的噪音并没有改变。它仍然在同一奈奎斯特频谱上传播。NSD定义不是使用由样本大小定义的频率仓增量,而是使用较小的1 Hz频率仓增量,将较少的噪音能量捕获到一个仓中。

如何测量和计算NSD?

对于理想的ADC:

其中N是ADC的分辨率,这将定义ADC的量化噪声电平。真正的ADC不会达到这些性能指标,因为其设计中的非线性会将其实际SNR限制在理想范围内。换一种方式,如果我们从ADC的满量程输入功率中减去信号功率,其余的就是总噪声功率。如果我们从我们的国民生产总值数字中总结所有1赫兹的噪音箱,我们将得到一个单一的功率噪音数。

为了确定奈奎斯特速率ADC的NSD值,必须计算噪声如何在奈奎斯特区域内扩散的计算,并从满量程信号功率中减去。首先,我们必须知道采样率。我们来看一个理想的12位,200 MSPS ADC,它具有理想的满量程信号:

其噪声分布在100 MHz奈奎斯特区(fs / 2)。可以使用对数函数计算每1赫兹的噪声

对于这个12位理想转换器,NSD将是:

由于我们生活在具有非理想ADC的非理想世界中,因此我们必须找到ADC的实际SNRFS。这可以直接测量,也可以从制造商的数据表中提取。

ADC的满量程输入信号功率电平是使用已知的满量程峰值电压或满量程均方根电压和ADC的输入电阻来计算的。如果输入电压和输入阻抗已知,我们可以以dBm为单位计算满量程功率,其中:

对于以dVm为单位的满量程信号功率:

ADC的量化噪声频谱的形状是什么?它总是平坦吗?

图2.奈奎斯特速率ADC的量化噪声在奈奎斯特频带上将保持平坦。

奈奎斯特速率ADC工作在捕获有关整个输入带宽的所有信息所需的最小采样频率。大多数采用流水线,逐次逼近寄存器(SAR)或闪存类型架构的奈奎斯特速率ADC的量化噪声从直流到奈奎斯特频率基本上是平坦的。因此,它们将是平等机会噪声接收机,并在整个fs / 2频谱上均匀接收有限功率量化噪声,如图2所示。

图3. CTSD ADC的架构基于一个环路滤波器和抽取滤波器,该滤波器对输出噪声进行整形。

对于不需要完整奈奎斯特带宽的应用,可以实现备用ADC架构。带通连续时间Σ-Δ(CTΣΔ或CTSD)ADC使用噪声整形功能,该功能主要将带内量化噪声推出或滤波到感兴趣的频带外(图3)。这会导致噪声传递函数具有非平坦形状,该形状在窄带感兴趣区域中被降低,小于奈奎斯特带宽。在这个频段中,CTSD ADC在SNRFS最高时运行到最高性能,如图4所示。

图4. CTSD ADC架构的噪声不会平坦。它将基于调制器内的环路滤波器响应进行整形,以将噪声推到感兴趣的频带之外。

由于CTSD架构的主要优点之一是它能够在窄频带内检测信号,因此宽带NSD并不特别令人感兴趣。相反,窄通带内的动态范围将突出显示为CTSD ADC的性能指标。噪声整形传递函数将根据调制器设计中使用的环路滤波器顺序来确定。

ADC的处理增益如何影响噪声密度和SNR?

有几种应用,感兴趣的主要信号只位于一个很小的带宽内,远小于完整的奈奎斯特带宽。在这种情况下,数字滤波可用于滤除较小带宽之外的噪声。可以使用数字下变频阶段完成这一处理,在数据从奈奎斯特速率ADC输出之前对数据进行抽取,调谐和滤波。然后,我们的SNR计算必须包含此滤波的校正因子,以考虑滤波后噪声的处理增益,如图5所示:

图5.通过对输出进行数字滤波以仅观察感兴趣的较小BW频谱,由于现在过滤了带外噪声,因此可以实现SNR的处理增益提高。

假设我们使用采样频率为100 MSPS的奈奎斯特速率ADC,但是,我们的系统应用程序不需要观察转换器的整个50 MHz奈奎斯特带宽。相反,我们只希望在6.25 MHz的带宽部分(20 MHz和26.25 MHz之间)观察到较小的Nyquist的1/8。如果我们实施数字滤波算法并将滤波器调谐到这个感兴趣的带宽,则可以计算由于过采样造成的9 dB的处理增益:

对于每两次带宽减少的功率,由滤波后的噪声引起的处理增益将增加3dB。在上面的例子中可以看到,带宽减少1/23,可以产生3 dB×3dB的处理增益。

其他配套组件可以影响我系统中ADC的NSD性能?

许多外部因素会降低高速ADC的最佳性能。这可能导致较低的信噪比和较高的有效噪声密度。任何影响ADC的SNRFS或采样率的互补组件都有可能影响系统中的NSD。让我们关注时钟抖动,这是ADC采样频率较高时常见的SNR降级原因之一。

高速,高分辨率ADC对时钟输入的质量非常敏感。要在高速ADC中实现卓越的SNR,必须根据应用输入频率的要求仔细考虑均方根(rms)时钟抖动。均方根时钟抖动可能会限制性能最佳的ADC的信噪比,在更高的输入频率下加剧。虽然这不会改变ADC的NSD电位,但会在具有高抖动时钟的系统中限制其实际SNR性能。

由于ADC的模拟输入频率使用相同的rms时钟抖动三倍,所以最佳SNR性能降低了10 dB。给定输入频率(fA)下仅由于孔径抖动(tJ)引起的SNR的降级可通过以下公式计算:

图6.时钟抖动限制SNR可以针对各种时钟抖动配置文件的模拟输入频率进行绘制。

图6显示了以飞秒为单位的不同均方根时钟抖动曲线的各种输入频率的SNR限制性能。随着输入频率的增加,需要较低的rms时钟抖动来实现相同的SNR限制,如在较低的输入频率下所见。例如,200飞秒的均方根时钟抖动将ADC的SNR性能限制在250 MHz时不超过70 dB。然而,1 GHz输入信号需要50飞秒或更好的rms时钟抖动才能达到70 dB的相同SNR性能。

ADC的噪声频谱密度可以很容易地定义为ADC的满量程信号功率减去噪声功率,分布在1 Hz带宽单位增量上。FFT采样深度的变化不会改变ADC的频谱噪声密度。它只在不同频率的单位带宽上传播噪声。

噪声形状可以根据ADC架构以及是否使用数字滤波来过滤带外噪声而有所不同。对于奈奎斯特速率ADC而言,处理增益可以增强感兴趣带宽内的动态范围,奈奎斯特速率ADC具有比系统所需的更宽的带宽。

作者:伊恩海狸

Ian Beavers是位于北卡罗来纳州格林斯博罗的模拟器件公司的高速模数转换器团队的应用工程师。他从1999年起为该公司工作。他在半导体行业拥有超过18年的经验。他还拥有北卡罗来纳州立大学电气工程学士学位和北卡罗来纳州格林斯伯勒大学工商管理硕士学位。他是EngineerZone®高速ADC支持社区的成员。欢迎将您的问题发送给Analog Devices EngineerZone在线技术支持社区的IanB。

点击这里,获取更多电机控制设计信息

围观 39
199

页面

订阅 RSS - ADC