ADC

Σ-Δ概述

过去几年间,Σ-Δ架构由于在混合信号VLSI工艺中有助于实现高分辨率ADC,因而日益受到青睐。然而,直到最近,商业化生产这些器件所需的工艺技术尚未问世。现在,1微米及更小的CMOS几何结构的制造条件已经成熟,因此Σ-Δ转换器在某些类型的应用中将变得更为常见,特别是在单芯片上集成ADC、DAC和DSP功能的混合信号IC中,Σ-Δ转换器的使用将尤为普遍。

从概念上讲,Σ-Δ转换器的数字特性多于模拟特性,但这并未降低Σ-Δ型ADC的模拟部分的重要性。五阶Σ-Δ调制器的设计(例如在双通道18位ADC AD1879中)绝不是轻而易举的小事一桩,数字滤波器同样如此。Σ-Δ转换器本质上是一种过采样转换器,尽管过采样只是成就整体性能的多种技术中的一种。总的说来,Σ-Δ转换器是利用分辨率非常低(1位)的ADC以极高采样速率对模拟信号进行数字化处理。但通过将过采样技术与噪声整形和数字滤波技术结合使用,使有效分辨率得以提高。然后,通过抽取过程降低ADC输出端的有效采样速率。1位量化器和DAC的线性度使Σ-Δ型ADC表现出极佳的微分和积分线性度,并且不必像其它ADC架构那样需要调整。

Σ-Δ概念

图1. Σ-Δ概念

Σ-Δ转换器工作原理涉及到的关键概念包括过采样、噪声整形(使用Σ-Δ调制器)、数字滤波和抽取。

详文请阅:Σ-Δ型ADC和DAC

点击这里,获取更多电机控制设计信息

围观 12
1150

Doug Ito ADI公司产品应用工程师

根据定义,高速模数转换器(ADC)是对模拟信号进行采样的器件,因此必定有采样时钟输入。某些使用ADC的系统设计师观测到,从初始施加采样时钟的时间算起,启动要比预期慢。出人意料的是,造成此延迟的原因常常是外部施加的ADC采样时钟的启动极性错误。

许多高速ADC的采样时钟输入具有如下特性:

* 差分
* 内部偏置到设定的输入共模电压(VCM)
* 针对交流耦合时钟源而设计

本讨论适用于时钟缓冲器具有上述特性的转换器。差分ADC时钟输入缓冲器常常有一个设计好的切换阈值偏移。如果没有这种偏移,切换阈值将发生在0 V差分。如果无偏移的时钟缓冲器被解除驱动且交流耦合,则器件内部会将时钟输入(CLK+和CLK−)拉至共模电压。这种情况下,CLK+上的直流电压和CLK−上的电压将相同,意味着差分电压等于0 V。

在理想世界里,若输入上无信号,则时钟缓冲器不会切换。但在现实世界里,电子系统中总是存在一些噪声。在输入切换阈值为0 V的假想情况中,输入上的任何噪声都会跨过时钟缓冲器的切换阈值,引发意外切换。

若将足够大的输入切换阈值偏移设计到时钟缓冲器中,则同样的情况不会引发切换。因此,为交流耦合差分时钟缓冲器的切换阈值设计一个偏移是有利的,故而时钟缓冲器常常有一个切换阈值偏移。

不施加时钟时,时钟缓冲器中的内部偏置电路将CLK+和CLK−各自拉至相同的VCM。初始施加时钟时,CLK+和CLK−将偏离先前确立的VCM,分别向正方向和负方向(或负方向和正方向)摆动。在图1中,VCM = 0.9 V。

图1显示在器件处于非活动状态(要么初始启动系统,要么时钟驱动器在一段时间内处于非活动状态)之后施加时钟的情况。这种情况下,CLK+在第一个边沿向正方向摆动,CLK−向负方向摆动。若在输入切换阈值上增加一个正偏移,此时钟信号将在第一个边沿切换时钟缓冲器,如图1所示。时钟输入缓冲器将立即产生一个时钟信号。

启动情况:CLK+在第一个边沿向正方向摆动,CLK−向负方向摆动

图1. 启动情况:CLK+在第一个边沿向正方向摆动,CLK−向负方向摆动。

如果时钟偶然从相反极性启动,则CLK−在第一个边沿向正方向摆动,CLK+向负方向摆动。在给输入切换阈值增加相同正偏移的情况下,此时钟信号在第一个边沿及随后的边沿都不会切换时钟缓冲器,直至波形被拉向稳态,随着时间推移而跨过切换阈值,如图2所示。

启动情况:CLK+在第一个边沿向负方向摆动,CLK−向正方向摆动

图2. 启动情况:CLK+在第一个边沿向负方向摆动,CLK−向正方向摆动

可以看出,初始启动时钟的极性对带有输入阈值偏移的时钟缓冲器的切换具有重要影响。在其中一种情况下(本例中CLK+初始上升),当初始施加时钟时,时钟缓冲器立即开始切换,完全符合预期。在极性相反的情况下(本例中CLK+初始下降),当初始施加时钟时,时钟缓冲器不会立即开始切换。

如果您发现ADC启动有意外的延迟,请尝试改变时钟启动极性,这可能会使启动时间恢复正常。

作者简介

Doug Ito [Douglas.Ito@analog.com]是ADI公司位于美国加利福尼亚州圣迭戈的高速ADC团队的应用工程师。他拥有圣迭戈州立大学电气工程学士学位。Doug是ADI公司技术支持论坛EngineerZone®高速ADC支持社区的成员。

围观 4
1089

Subodh Madiwale和 Vuong Tran ADI公司

摘要

黑盒诊断利用先进的数字控制器提高了故障信息的准确性并缩短了故障诊断的周转时间,从而为革新客户返修故障分析提供了一个机会。

内容提要

* 数字控制器IC利用黑盒工具和在线诊断大幅降低返修率
* 黑盒内容
* 数据检测和恢复
* EEPROM寿命和数据保存期限

电源公司可以借用航空工业的概念,使用“黑匣子”监控系统运行并存储运行数据,以便在发生故障后进行检查。该概念将有助于对返修品进行故障分析。对电源公司及其客户而言,返修可能会耗费相当多的时间和资金,而且诊断和出具全面故障分析报告的时间压力可能会使供应商与客户之间的关系进一步紧张。是否有适当的故障诊断工具来快速调试并解决问题,在某种意义上决定了产品的成败。先进的PMBus™数字控制器ICADP1055适用于隔离电源系统,您可以配置它来提供线路内黑盒功能。

利用在线诊断和线路内黑盒,问题可得到缓解,而且从长期来看,这些问题会使设计更加鲁棒并增进厂商对系统的了解。线路内黑盒具有一个数据记录仪,用于记录关键事件或中断发生之前电源的所有相关和重要的信息。除电源之外,很容易将这个概念应用于其他系统。

详文请阅:数字控制器IC利用黑盒工具 和在线诊断大幅降低返修率

点击这里,获取更多电机控制设计信息

围观 4
1049

作者:Aileen Ritchie和Claire Croke

简介

本应用笔记提供指南,概述如何将输配电应用的系统级要求转换成ADI数据手册中提供的模数转换器(ADC)规格。这些指南描述了测量和保护设备对系统级性能的影响。本应用笔记使用AD7779作为参考。但是,本应用笔记介绍的一般原则适用于ADI的所有ADC。

系统级要求

尽管系统级规格因应用而异,但是一些关键要求可运用至大部分应用,包括最大和最小标称工作电流(INOM)和精度规格。精度通常取决于测量或保护标准,规定了电流、电压或电能测量值的特定百分比误差。

主要规格

ADC或数据采集系统(DAQ)的交流或动态性能表示为给定输入频率和采样速率(fS)或输出数据速率(ODR)下的SNR、SINAD和THD。这些主要规格和描述如下所示:

• 信噪比(SNR)指实际输入信号的均方根值与奈奎斯特频率以下除谐波和直流以外所有其它频谱成分的均方根和之比。SNR用dB表示。

• 动态范围(DR)指DAQ/ADC产生的最大输入信号与最小输入信号之比。DR用dB表示。

• 信纳比(SINAD)指实际输入信号的均方根值与奈奎斯特频率以下包括谐波但排除直流的所有其它频谱成分的均方根和之比。SINAD一般用于衡量ADC或DAQ信号链的测量分辨率。SINAD用dB表示。

• 总谐波失真(THD)指前五个谐波成分的均方根和与满量程输入信号的均方根值之比。THD用dB表示。有关主要规格的详情,请参见MT-003:解SINAD、ENOB、SNR、THD、THD + N和SFDR,不在噪底中迷失。

下述两种情形可能需要高DR:

• 需要将输入范围中的信号解析成高精度。
• 需要以适当的精度测量变化范围大的信号。

通过不同的信号链设计实现DR,信号链设计将在“信号链实现”部分进行进一步讨论。

转换各种规格

要确定DAQ或ADC需要什么样的性能水平,可分析以下要求:

• DAQ/ADC的工作输入范围。
• 输入范围内的精度要求。

“输入范围”部分将说明如何计算这两个要素的影响。

输入范围

计算测量输入范围所需的DR的方式是使用ADC必须测量的最大和最小电流(或电压)之比。输入范围的DR(DR输入范围)通过下式计算:

为了允许不确定性,此输入范围的上限通常需要留出设计裕量。

使用相同的步骤,通过最大和最小电压输入计算电压通道的DR。下式用于将输入范围的DR转换成用dB表示的值(DRInput Range (dB))。

请注意,以上公式假定最大电流可直接用最大ADC输入电压衡量。

如果并非如此,则需要在DR上留出额外的裕量,以对未使用ADC的满量程输入范围进行补偿。

精度

系统精度指测量值的允许误差。通常,系统精度用相对于测得信号的百分比误差表示,例如:整个工作范围内误差为0.5%。

或者,也可以将精度表示为相对于标称信号或的百分比误差或绝对值。要将此要求转换成DR值,使用的最小输入处的百分比误差如下式所示:

其中,DRAccuracy (dB)指达到指定精度所需的DR。

必须注意,理想精度必须在指定测量时间内实现,在DAQ/ADC的每个输出样本中并非必要。例如,在保护应用中,算法可能使用所有从AD7779收集到的样本,并将样本在半个电力线路周期上进行平均,以得到最终结果。在计量应用中,测量周期可能大幅延长。例如,rms读数可能在10个电力线路周期过后更新。在这种情况下,作为ADC的AD7779会在整个周期内产生多个样本,这些样本可以取平均值。平均或过采样过程的结果会降低本底噪声。本底噪声降低的数值取决于整个测量周期内可用的ADC样本数量,如下式所示:

其中:

DRAveraging (dB)指通过在No_Samples(dB)范围内取平均值实现的DR降低量(dB)。

No_Samples指在测量时间内产生的ADC输出样本的数量。要计算样本数(No_Samples),需要用到AD7779 ODR。

AD7779可实现的输出数据速率最高为16 kSPS。参见下式:

通过取平均值得到的正DR净值可得出DRAccuracy (dB)规格的降低量,因此该值必须通过对DR取平均值重新计算。

得到的DAQ/ADC性能要求

最终的DAQ/ADC DR规格通过将输入范围的DR贡献添加至精度DR进行确定。

总谐波失真(THD)的影响

求平均值计算假定AD7779的噪声随机且在频谱中均匀分布。但是,系统中实际上还会存在一定程度的谐波噪声。因为每个ADC输出样本中相同频率处都存在谐波成分,简单的求平均值不会降低此噪声。求平均值可使系统受益的程度受THD限制。因此,在选择ADC时必须注意THD参数。THD用于衡量谐波成分,指前五个谐波成分的均方根和与满量程输入信号的均方根值之比。ADC的THD参数必须低于SNR/DRFinal值才能满足系统要求。如果THD较高,系统性能会受THD的值限制。对于AD7779,−0.5 dB信号的THD为−108 dB。ADC输入信号的幅度减小时THD会增大,保护和测量应用中通常都会出现这种情况。

保护和测量

大部分输配电应用都需要保护和测量这两种功能。这两种功能在精度和有效额定范围方面可能有不同的要求。确定合适的DAQ/ADC以满足这些要求时,应单独评估各种要求。请按照“空气断路器示例”部分所述,使用最高规格选择合适的ADC。

空气断路器示例

下例演示了将空气断路器(ACB)的系统级性能转换成ADC要求的过程。在这个特殊例子中,ACB中包含一个计量单元;因此,存在一系列独立的计量和保护规格。

系统级规格示例

表1显示了计量和保护规格的示例。

ADC要求的计算示例

动态范围(DR)

最大输入信号必须调整至与最大ADC输入范围相匹配;因此,使用最大电流的最大值计算DR。本例中,用于保护时需要的数值为150 kA。最小信号由5 A驱动,5 A为用于测量时需要的数值。

精度

本例中有两种精度要求:

• 测量:在5 A和200 ms的条件下为0.5%。
• 保护:在40 A和0.1 ms的条件下为2%。

单独评估这些要求并使用最高的要求来选择合适的ADC。

测量要求

最小输入为5 A时需要0.5%的测量精度,因此额外的SNR/DR可通过以下公式计算:

其中,DRMeasurement Accuracy指与测量相关的精度DR。

保护要求

保护要求表明,40 A时允许的最大误差为2%。要确定此要求对整个DR的影响,应先计算最小电流为5 A时的精度,之后才能直接比较保护和测量要求:

SNR/DR贡献按如下方式计算:

其中,DRProtection Accuracy指与保护相关的精度DR。

评估完保护和测量要求后,可以明确看出,测量要求会产生更高的SNR精度规格(14 dB)。因此,可根据下式选择ADC:

信号链实现

如前文所述,DR可通过结合不同的模拟信号链设计和信号处理方式来实现。

图1至图3显示了如何实现系统DR的顶层框图。

根据ADC采样速率和目标测量带宽之间的比,可在ADC样本上执行额外的数字滤波,以进一步增大信号链的DR。AD7779是一个8通道、24位、Σ-Δ型ADC。AD7779可实现的输出采样速率/输出数据速率最高为16 kSPS。AD7779的THD为−108 dB,最高输入频率为1 kHz。

SINAD指满量程均方根输入信号的比率与奈奎斯特频率以下包括谐波的所有其它频谱成分的比率之比。SINAD往往决定了信号链的测量分辨率,因为它同时涵盖信号链的SNR和THD贡献。

知道信号链的SNR和THD后,便可根据下式计算出最终SINAD:

因此,在8 kSPS、SNR为112 dB、THD为−108 dB的条件下,最终SINAD为106.54 dB,符合“空气断路器示例”所述的DR要求。

AD7779提供集成PGA和24位Σ-Δ型ADC的完全集成式信号链解决方案。有关器件的详情,请参考AD7779数据手册。

点击这里,获取更多电机控制设计信息

围观 38
1061
围观 4
1163

作者 :Brad Brannon

序言 :本文聚焦于 12 位 41 MSPS ADC AD9042。AD9042是首款为配合宽带、高 SFDR(无杂散动态范围)前端而专门设计的商用转换器。

随着通信技术和服务迅猛发展,对数字接收机和发射机的需求也与日俱增。无论是宽带设计还是窄带设计,都会面临同样的问题 :哪里可以找到动态性能接近完美的数据转换器?对于需要 95 dB 以上无杂散动态范围的宽带接收机,哪里可以找到能够对 GSM 频段进行数字化的数据转换器?虽然现在还不可能,但具有 95 dB 无杂散动态范围的宽带数据转换器的出现已为期不远。然而,通过一种称为“扰动”的技术,可以大大扩展许多良好数据转换器(如 AD9042 等)的动态范围,从而满足当今及未来的苛刻通信需求。

失真类型

根据特征不同,数据转换器的失真可以分为两种类型,传统上将其称为“静态线性度”和“动态线性度”。静态线性度一般通过确定数据转换器的传递函数及由此获得的 INL和 DNL 误差来表征。动态线性度通过 SINAD、SFDR 及其它多种形式的噪声和谐波失真来表征。

一直以来,动态线性度是现代数据转换器的主要限制因素。在 AD9027 和 AD9042 等产品推出前,转换器的实际动态性能远远低于基于转换器位数所做出的性能预期。此外,当转换器的模拟输入接近奈奎斯特值时,谐波性能迅速下降。这些问题导致许多转换器在众多潜在应用中毫无用处。AD9042 之类的新型转换器采用先进的架构和工艺,能够在整个第一奈奎斯特区提供出色的交流线性度。

AD9042 典型 SFDR

图 1. AD9042 典型 SFDR

虽然许多转换器动态性能不佳的原因很复杂,但其中一个常见问题是缺少采样保持器(或输入比较器),因而无法提供足够的压摆率来跟随快速变化的模拟输入。这是许多转换器无法在信号带宽数 MHz 以外正常工作的一个重要原因。虽然所有转换器设计人员都希望将导致谐波失真随频率提高的因素降至最低,但他们使用的工艺和架构可能无法做到这一点。

详文请阅:通过扰动消除转换器非线性

点击这里,获取更多电机控制设计信息

围观 3
552

采用高速模数转换器(ADC)的系统设计非常困难,对于输入有两类ADC架构可供选择:缓冲型和无缓冲型。

缓冲和无缓冲架构的特征

缓冲架构的基本特征

* 高线性度缓冲器,但需要更高的功率;
* 更易设计输入网络与高阻抗缓冲器接口,因为它提供固定的输入端接电阻;
* 缓冲器提供采样电容与输入网络之间的隔离,电荷注入瞬变更小。

无缓冲架构的基本特征

* 输入阻抗由开关电容设计设置;
* 功耗较低;
* 输入阻抗随时间变化(采样时钟-采样保持器);
* 来自采样电容的电荷注入反射回输入网络。

无缓冲ADC

开关电容ADC(见图1)就是一类无缓冲ADC。无缓冲ADC的功耗通常远低于缓冲ADC,因为前者的外部前端设计直接连到ADC的内部采样保持(SHA)网络。

开关电容ADC

图1. 开关电容ADC

这种方法有两个缺点

输入阻抗随着时间和模式而变化;

第二是电荷注入会反射回ADC的模拟输入端,可能导致滤波器建立问题。

当模拟输入频率改变,以及SHA从采样模式变为保持模式时,无缓冲ADC的输入阻抗也会变化。必须使输入与ADC采样模式匹配,如图2所示。

输入阻抗与模式和频率的关系

图2. 输入阻抗与模式和频率的关系

在基带范围的较低频率时,输入阻抗的实部(蓝线)在数千欧范围内,在200 MHz以上时则滚降到2 kΩ。输入阻抗的虚部或容性部分(红线)也是如此,低频时的容性负载相当高,高频时逐渐变小到2 pF。这使得输入结构的设计更加困难,特别是当频率高于100 MHz时。

ADC如何能采样一个坏信号(如图3所示)并实现良好的性能?

典型单端输入瞬变

图3. 典型单端输入瞬变

查看图4所示的差分ADC输入,输入信号干净得多。坏信号毛刺已消失。共模抑制是差分信号的固有特性,它能消除任何噪声,无论是来自电源、数字注入还是电荷注入。查看无缓冲ADC毛刺的另一种方法是在时域中,利用频谱分析仪测量返回模拟输入的噪声。下图显示了开关电容ADC结构对模拟输入的影响。

典型差分输入瞬变

图4. 典型差分输入瞬变

频谱分析仪在模拟输入端的测量(未应用输入匹配)

图5. 频谱分析仪在模拟输入端的测量(未应用输入匹配)

图5显示时钟的谐波、噪声和其它杂散成分在3 GHz以上的频谱中馈通。匹配ADC输入以降低时钟馈通一般可将大部分谐波抑制10dB 以上。

频谱分析仪在模拟输入端的测量(应用 输入匹配,采用低Q电感或铁氧体磁珠)

图6. 频谱分析仪在模拟输入端的测量(应用 输入匹配,采用低Q电感或铁氧体磁珠)

图6中,通过在模拟输入的每一侧串联一个低Q电感或铁氧体磁珠,实现了输入匹配。这是降低进入模拟输入端的噪声量的一种方法,需要时可采用。

缓冲ADC

缓冲输入ADC(见图7)更易于使用,因为输入阻抗是固定值。隔离缓冲器抑制了电荷注入尖峰,因而开关瞬变显著降低。缓冲器由内部双极结晶体管级组成,具有固定的输入端接电阻。

缓冲输入ADC

图7. 缓冲输入ADC

与开关电容ADC不同,此端接电阻不随模拟输入频率而变化,因此驱动电路的选择得以简化。缓冲输入级的缺点是ADC的功耗较高。然而,由于它经过专门设计,具有非常好的线性度和低噪声特性,因此在ADC的全部额定带宽内,输入阻抗都是恒定的。

设计抗混叠滤波器(AAF)时应当注意,过多的元件可能会导致容差不匹配,进而产生偶数阶失真。电感并非特性相同,不同电感的响应可能大不相同。廉价、低质量的电感一般表现不佳。此外,有时很难在电感上实现良好的焊接连接,这就会引起失真。务必将AAF的阻带区间规定为平坦的,因为宽带噪声仍有可能折回带内(见图8)。

抗混叠滤波器

图8. 抗混叠滤波器

多数转换器具有很宽的模拟输入带宽。如果不使用AAF,混叠会降低动态范围。AAF应按照等于或略大于目标信号带宽的要求进行设计。滤波器的阶数和类型取决于所需的阻带抑制和通带纹波。AAF在ADC的整个带宽内应具有充分的阻带抑制性能。

AAF响应与ADC带宽响应

图9. AAF响应与ADC带宽响应

图9说明了阻带抑制在AAF设计中的重要性。注意,转换器带宽(红色曲线所示)远大于要采样的频带。因此,噪声和杂散可能会折回要采样的带内频率中。注意淡蓝曲线和粉红曲线,其中滤波器响应出现在阻带抑制区间。还应注意深绿或橙色曲线,阻带抑制保持恒定。

点击这里,获取更多电机控制设计信息

围观 11
544

页面

订阅 RSS - ADC