ADI

作者:Brad Brannon

零中频 (ZIF) 架构自无线电初期即已出现。如今,ZIF架构可以在几乎所有消费无线电应用中找到,无论是电视、手机,还是蓝牙®技术。之所以得到如此广泛的普及,主要是因为经验一再地证明了,在任何无线电技术中,该架构具有最低的成本、最低的功耗和最小的尺寸等优势。从历史上来看,该架构在要求高性能的应用中运用较少。然而,在无线连接需求不断增长、频谱变得日益拥挤的情况下,就需要改变现状,以便在基础设施中继续经济地部署无线电技术,为我们的无线需求提供支撑。当代的零中频架构可以满足这些需求,因为这些架构面临的诸多普遍性缺陷已通过工艺、设计、分区和算法的组合得到克服。ZIF技术取得的最新进步对现有高性能无线电架构形成了挑战,其带来的新产品取得了性能上的突破,能够实现ZIF技术以前望尘莫及的新型应用。本文将探讨ZIF架构的诸多优势,介绍这些优势可使无线电设计性能达到的新高度。

无线电工程师面临的挑战

不断增多的需求给当今的收发器架构师带来了挑战,因为我们对无线设备和应用的需求呈持续增长之势。结果,消费者需要持续访问更多的带宽。

详文请阅:零中频的优势:PCB尺寸减小50%, 成本降低三分之二

点击这里,获取更多工业自动化技术信息

围观 21
138

1978年,Analog Devices, Inc. 联合创始人兼董事会主席 Ray Stata 第一次来到中国,与一支工程师团队到四个城市的大学参加研讨会,讨论如何将 ADI 的模拟元件应用于仪器开发。

四十年后,ADI 的产品已经作为关键组件在全球数万家企业和数以亿计的产品中得到广泛应用,作为中国改革开放的见证者和中国科技创新发展的促进者,Ray 在近期的中国行中,分享了他对创新和企业家精神——这一中国快速发展主要推动力的心得。

“自那时起,我曾多次到访中国,能有机会看到中国奇迹般的发展,制造业的兴盛以及交通运输和通信基础设施的扩建,并创造出了许多世界级的高科技公司。”Ray 表示,“在中国目前的发展阶段,创新和创业精神被视为进一步发展的主要推动力。”

雇佣优秀人才,别妨碍他们

“为什么你要创立一个公司?对于我来说,我在高中就已经想清楚了,早晚有一天我要成立一家自己的公司,成为自己的老板。其实当时没有具体的愿景要成立多大的公司,只是希望有机会控制自己的命运。后来发现很多创新、创业者的想法都是一样的。”Ray 说的很坦率。

招人的时候,我很惊讶地发现有很多有才华的工程师跟我很相似,他们想要有自主权,他们希望用自己的方式做事情。因此我们的模式是招非常优秀的人,然后不要挡他们的路,这是我们的经营之道。

工程师出身的 Ray 深知如何留住人才,他也努力在 ADI 创造出足够让这些人才发展自己才能及潜力的空间,打造舒适、开放以及合作的工作环境,并鼓励他们勇于创新、不畏失败,帮助他们充分发挥自身的潜力,让他们在团队中因实现目标而受到依赖与尊重。在 ADI,工程师们拥有影响商业策略、投资决定和组织方针的发言权,鼓励经理们完全像对待一个商业合作伙伴那样对待工程师,为工程师的发展创建了一个平行的阶梯,鼓励他们在技术上更进一步。

“这些是培育创新和取得卓越成果的条件,而 ADI 一开始就具备了这些获得成功的先决条件。”Ray 表示,“满足客户和投资者的最佳方式首先是满足员工,创造一种员工满意的文化是非常重要的。”

敏锐洞察未来,勇担发展风险

通过对拥有百余年历史的公司研究发现,他们都有着敏锐的感知力,不仅能够感知大环境的变化,还能从中学习并快速适应这些变化。“这听上去似乎并不难,但难的是改变你对成功关键要素的看法,适应变化的灵活性对取得长期成功至关重要。”Ray 强调道。

在 ADI 早期还没有发展集成电路的时候其实已经非常成功了,但 Ray 却决定要去学习如何设计和制造集成电路,他认为当时的成功只是短暂的。“然而我们的工程师不同意,董事会也完全拒绝了我提出的向半导体公司转变的提议。”Ray 继续分享道,“但是我非常确信要采取行动,所以提出了一项董事会也无法拒绝的建议——我个人出资成立创业公司,设计和制造 IC 运算放大器,并通过 ADI 销售。ADI 可以选择原价收购我的公司。而如果公司倒闭,我个人会承担所有损失。”

Ray 这个让当时大多数人都觉得很傻的行为,在短短几年后获得市场的肯定—— ADI 收购了这家初创公司并且开始认真对待半导体技术了。

公司在像这样的重大转变中必然存在着重大风险,作为企业家你必须要有自己的信念与勇气站出来反对不作为的声音。

主动拥抱“组合创新”时代

前不久,ADI 成功入选了福布斯首次发布的全球数字经济 100 强榜单,并作为两家半导体公司之一(另一家为NVIDIA)荣登前十位,排名第 7 位。事实上,以高性能模拟技术见长的 ADI,近年来积极活跃于物联网、5G、汽车电子、新能源等系统领域,努力为客户提供系统化的解决方案。

经过几十年的发展,今天半导体行业的组合创新将在未来产生最深远的影响。过去,我们一直专注于优化零部件的性能,现在我们的重点是优化整个系统的性能。

《技术的本质》的作者 Brian Author 也有类似的观点,他认为创新的性质随着技术浪潮的成熟而变化,当技术的性能和成本都足够完善,可以支持各种各样能够改变社会的产品时,创新转向了“组合创新”。

事实上,诸如优步和亚马逊等平台公司就更多地依赖于组合现有的创新技术,而不是技术的突破性创新。优步的成功来自于以创新的方式将GPS、无线互联网连接和微处理器可编程性等技术结合起来,而这些技术已应用于智能手机和服务器。“在元件层面,例如人工智能的计算能力、5G的带宽和无线应用中的低功耗,仍存在着提升技术水平的机会。但对社会的最大影响将来自于对技术进行组合,从而降低日益复杂和强大的产品的成本。” Ray 表示。

后记

长达两个半小时的演讲加圆桌交流活动,Ray 分享了他数十年成功领导 ADI 这家全球最具创新精神的企业在创新和管理上的睿智洞见。ADI 超过半个世纪的成功创新经验和 Ray 的企业家精神要完整概括实在太难,让我们在未来的全球科技创新中,看 ADI 如何“超越一切可能”!

点击这里,获取更多工业自动化技术信息

围观 6
177

作者:Frederik Dostal

什么是负电压?说到电压,一切都是相对的。不同的电导体之间有不同的电位。这意味着一个电压可以高于另一个电压。这种情况下一般不会使用“负电压”的描述。我们所说的负电压是指一个电压低于系统的地电位。图1是一个3.3V电源电压和0V系统地电位的示例。在这个系统中,需要测量和记录传感器的信号。这些信号可能在+2.5V和–2.5V之间。

为了检测这些信号,我们采用+3.3V的正电源电压和–3.3V的负电源电压的运算放大器。且系统中已经提供+3.3V正电压。对于所需的–3.3V负电压,可以利用系统的–5V来产生。该电压轨可能来自基于变压器的电源,通常该电压是没有经过精确调节的。为了精准生成–3.3V,我们需要使用线性稳压器。

市场上有众多适用于正电压的线性稳压器可供选择。在需要转换负电压的应用中,是否可以使用这种正线性稳压器?

图1显示了用于这种应用中的正线性稳压器。图中的可调电阻代表线性稳压器的调整元件。对于这种线性稳压器IC来说,VIN、VOUT和GND连接器之间的电压关系是完全相同的,就像在正电压应用中一样。然而,在这种环境中使用正线性稳压器有几个缺点。该电路将使用电阻分压器来调节基于–5V电压轨的输出电压,而不是基于0V电压轨、系统地。这会导致–5V电压轨上的干扰和噪声直接耦合到产生的–3.3V轨上。此外,稳压精度也相当差。当–5V电源电压精度只有±10%时,这个不精确度也会耦合到–3.3V产生的输出电压上。

在这种情况下使用正线性稳压器的第二个缺点是线性稳压器设备的I/O引脚(例如使能引脚)将以–5V为参考。如果需要监控不同电压的上电序列,则可能需要电平转换。

图1. 产生负电压的正线性稳压器。

图2所示的是相同系统,但是使用了专为降压负电压设计的线性稳压器。这些IC被称为负线性稳压器。ADI公司的新型ADP7183负线性稳压器专为最低噪声、最高电源抑制比(PSRR)而设计。这使得该器件非常适合对电源噪声敏感节点的滤波应用。

图2. 产生负电压的负线性稳压器。

如果使用如图2所示的负线性稳压器,则产生的–3.3V是相对于0V地电压进行稳压。这将产生非常低的噪声和精确的输出电压。此外,I/O引脚以0V的系统地为参考,可以省去电平转换。

这样一来,特殊的负线性稳压器在转换负电压或滤波负电压时就显得尤为重要。市场上的负线性稳压器通常供应有限。ADP7183(300 mA)和ADP7185 (500 mA)等新产品为设计人员提供了更多可用的产品系列。

作者介绍

Frederik Dostal [frederik.dostal@analog.com]就读于德国爱尔兰根大学微电子学专业。他于2001年加入电源管理业务部门,曾担任各种应用工程师职位,并在亚利桑那州凤凰城工作了4年,负责开关模式电源。Frederik于2009年加入ADI公司,担任欧洲分公司的电源管理技术专家。

点击这里,获取更多工业自动化技术信息

围观 32
1335

Analog Devices, Inc. (ADI)今日推出两款多通道+/-10V和0-20mA精密模数转换器,这两款器件能够更好地支持实现可编程逻辑控制器(PLC)与分布式控制系统(DCS)模块。

AD4111和AD4112模数转换器利用ADI的iPassives®集成式精密无源技术,集成精密匹配的电流检测电阻和电阻分压器。通道至通道的高度匹配简化了校准要求,并且支持多达八个单端电压输入和四个电流输入,因此该新产品非常适合用作可重新配置的平台解决方案,同时减少PLC和DCS模块的尺寸、复杂性和成本。

• 查看产品页面,下载数据手册,申请样片或订购评估板: http://www.analog.com/pr1019/AD4111
http://www.analog.com/pr1019/AD4112

• 了解有关ADI PLC/DCS解决方案的更多信息: http://www.analog.com/pr1019/PLC-DCS

• 了解ADI行业领先的精密ADC产品系列:
http://www.analog.com/pr1019/ADCs

AD4111和AD4112模数转换器接受+/-10V的标称输入电压范围,同时在满足性能规格下输入电压范围可达+/-20V,为标称的+/-10V增加了超范围裕量。两款器件均可接受-0.5至24mA的电流,同时仍满足性能规格。从而可以实现接近0mA的可靠测量,并提供超过20mA的超范围裕量。这两款器件的电压引脚可提供+/-50V的绝对最大额定值,电流引脚可提供+/-50mA的绝对最大额定值。在采用+5V或+3.3V单电源供电以及+/-10V输入电压条件下,AD4111能以独特方式支持脱线检测,从而在外部传感器或信号源与系统输入断开时能检测到。

与ADuM5411四通道数字隔离器一同使用时,AD4111支持EMC/EMI标准IEC 61000-2、IEC 61000-3、IEC 61000-4、IEC 61000-5、IEC 61000-6和CISPR 11。

AD4111产品聚焦:

* 3.3V或5V单电源
* 单一设计同时支持电压和电流输入
* 集成精密匹配的电流检测电阻和电阻分压器
* +/-10V标称输入电压范围和+/-20V功能输入电压范围
* 输入阻抗大于1Mohm
* 支持脱线检测

报价与供货

关于ADI公司

Analog Devices, Inc. 是全球领先的高性能模拟技术公司,致力于解决最艰巨的工程设计挑战。凭借杰出的检测、测量、电源、连接和解译技术,搭建连接现实世界和数字世界的智能化桥梁,从而帮助客户重新认识周围的世界。详情请浏览ADI官网 http://www.analog.com/pr1019

点击这里,获取更多工业自动化技术信息

围观 9
214

Steven Martin,电池充电器设计经理

处理电源电压反转有几种众所周知的方法。最明显的方法是在电源和负载之间连接一个二极管, 但是由于二极管正向电压的原因,这种做法会产生额外的功耗。虽然该方法很简洁,但是二极 管在便携式或备份应用中是不起作用的,因为电池在充电时必须吸收电流,而在不充电时则须 供应电流。

另一种方法是使用图 1 所示的 MOSFET 电路之一。

图 1:传统的负载侧反向保护

对于负载侧电路而言,这种方法比使用二极管更好,因为电源 (电池) 电压增强了 MOSFET, 因而产生了更少的压降和实质上更高的电导。该电路的 NMOS 版本比 PMOS 版本更好,因 为分立式 NMOS 晶体管导电率更高、成本更低且可用性更好。在这两种电路中,MOSFET 都 是在电池电压为正时导通,电池电压反转时则断开连接。MOSFET 的物理“漏极”变成了电源, 因为它在 PMOS 版本中是较高的电位,而在 NMOS 版本中则是较低的电位。由于 MOSFET 在三极管区域中是电对称的,因此它们在两个方向上都能很好地传导电流。采用此方法时,晶 体管必须具有高于电池电压的最大 VGS 和 VDS 额定值。

遗憾的是,这种方法仅对负载侧电路有效,无法配合能够给电池充电的电路工作。电池充电器 将产生电源,重新启用 MOSFET 并重新建立至反向电池的连接。图 2 展示了采用 NMOS 版 本的一个实例,图中所示的电池处于故障状态。

图 2:具有一个电池充电器的负载侧保护电路

详文请阅:电压转换的级联和混合概念

点击这里,获取更多工业自动化技术信息

围观 26
1358

Duncan Bosworth,ADI公司

现代高级雷达系统受到多方面的挑战,人们提出了额外的
一些运行要求,包括需要支持多功能处理和动态模式调
整。此外,频率分配上的最新变化导致许多雷达系统的工
作频率非常接近通信基础设施和其他频谱要求极高的系
统。未来的频谱拥塞状况预期会更严重,问题将恶化到雷
达系统需要在运行时进行调整以适应环境和运行要求,这
使得雷达系统需要向认知化和数字化发展。
更多数字信号处理的需求推动雷达信号链要尽早向数字化
过渡,使得模数转换器(ADC)更靠近天线,这进而又会带
来若干具挑战性的系统层面难题。为了更深入地讨论这个
问题,图1显示了目前典型的X波段雷达系统的高层次概略
图。该系统通常使用两个模拟混频级。第一级将脉冲式雷
达回波混频至约1 GHz频率,第二级混频至100至200 MHz的
中频(IF),以便能够利用200 MSPS或更低的模数转换器对信
号进行12位或更高分辨率的采样。

图1. 使用第一和第二中频(IF)的雷达接收机架构示例

在该架构中,频率捷变和脉冲压缩等功能可在模拟域中实现,这可能需要对信号处理进行一些更改和调整,但大体而言,系统功能受限于数字化速率。应当注意,即使以200 MSPS的数据速率进行采样,雷达处理也能向前跨进一大步,但我们正在向新的阶段突破,步子必须再迈大一点,实现全数字化雷达。

近年来,每秒千兆采样(GSPS) ADC已将系统中的数字化点推进到第一混频级之后,使得数字化转变更接近天线。模拟带宽超过1.5 GHz的GSPS转换器已然能够支持第一中频的数字化,但在许多情况下,当前GSPS ADC的性能限制了这种解决方案的接受程度,因为器件的线性度和噪声频谱密度不满足系统要求。

另外,高速ADC与数字信号处理平台(通常是FPGA)之间的数据移动,直到最近还是以并行低压差分信号(LVDS)接口为主要途径。然而,使用LVDS数据总线从转换器输出数据会带来一些技术难题,因为单条LVDS总线所需的工作速率将远远超过IEEE标准的最大速率以及FPGA的处理能力。为了解决这个问题,输出数据需要解复用到两条或(更一般地)四条LVDS总线,以便降低每条总线的数据速率。

例如,采样速率超过2 GSPS的10位ADC通常将需要对输出进行4倍解复用,LVDS总线宽度将达40位。而许多雷达系统,尤其是相控阵,会采用多个GSPS ADC,如此多的通道需要布线和长度匹配,硬件开发很快就会变得无法管理,更不用说互连所需的FPGA引脚数量!

新型GSPS ADC不仅能克服现有挑战,而且可进一步优化系统。为使数字化更接近天线,此类转换器提供无与伦比的线性度和3 GHz以上的模拟带宽,支持L波段和大部分S波段的欠采样。这样,在这些波段内就可以直接进行RF采样,而无需混频器级,器件数量和系统尺寸得以缩减。更高频率的系统也能使用更高中频,从而可以减少混频级和滤波器的数量,并且由于能够使用宽范围的中频,频率规划选项得以增加。

更高的线性度和更低的噪声频谱密度使此类新器件能够用于下一代雷达系统。随着频谱密度提高,必须提供更高的动态范围才能管理雷达回波频率附近的阻塞或干扰信号。最新的GSPS ADC能够提供75 dBc以上的SFDR,比最近十年面市的器件高出近20 dBc。与新近的通信基础设施频率分配相竞争时,这一跨越式进步显得更加重要。

模拟带宽、线性度和噪声方面的改善可以被看作是器件制造商的下一步逻辑发展。不过,新型GSPS ADC的两个新增特性可为系统设计师带来更大的便利,有可能会提高这些器件在未来系统中的接受程度:

• JESD204B数据链路接口;
• 转换器中嵌入的DSP功能,这对系统设计师非常有利,并且可以节省功耗。

若干高速ADC最近已引入JESD204B数据链路,但它对GSPS转换器最有好处,因为LVDS接口已很难满足系统需求。JESD204B是一种高速串行标准,支持利用更少数量的差分互连(FPGA引脚)实现高速ADC与FPGA或其他处理器之间的数据传输。它是一种开销非常低的协议,基于8b10b编码方案,支持高达12.5 Gbps的波特率。

下面以ADI公司的新型2.0 GSPS、12位转换器AD9625为例来讨论其优势。该转换器的输出数据速率是24 Gbps。假设LVDS数据总线的最高速率是1 Gbps,并且忽略数据包装问题,那么将需要24个LVDS对才能支持此接口,硬件布线时,所有对的PCB走线长度都需要匹配。若采用最大波特率为6.25 Gbps的JESD204B,则只需要6条JESD204B链路就能支持此转换器的输出。图2清楚显示了其优势,AD9625与FPGA之间仅需布设8条JESD204B通道即可支持全数据速率2.0 GSPS。

图2. 采用JESD204B的GSPS FPGA夹层卡(FMC) PCB布线

此外,当使用多条JESD204B通道时,PCB走线长度匹配的要求大幅放松,因为标准仅要求通道间对齐精度达到920 ps,各JESD204B通道的路径延迟允许存在较大的差异。JESD204标准的最新“B”版还支持确定性延迟,可以计算离开高速ADC的数据与到达FPGA的数据之间的延迟。如果该延迟时间可以确定,那么就可以在数字后处理中予以补偿,使数据流重新对齐并同步,这是采用GSPS转换器的相控阵和波束成形系统的关键要求。

JESD204B对硬件设计师特别有利,但新型高速ADC的最大好处可能是增加了数字信号处理。AD9625等新一代GSPS转换器基于65 nm或更小几何尺寸的CMOS工艺,能够以非常高的数据速率支持各种各样的数字信号处理。近期而言,高速ADC将嵌入运行时可选的数字降频转换器(DDC),如图3所示。

图3. 带嵌入式DSP的新型GSPS ADC

雷达波形带宽因应用不同而有很大差异,例如,某些合成孔径成像雷达波形需要数百MHz的带宽,而跟踪雷达使用的波形带宽可能只有数十MHz或更少。过去,若GSPS ADC更靠近天线,则意味着在某些情况下会有大量不需要的带宽被传输到FPGA或处理器。在现代FPGA和高速ADC中,如果不是大部分,也有相当一部分功耗与器件的接口相关,因此,毫无用处地传输大量不需要的带宽会提高系统功耗。在未来的多模式雷达中,动态使能DDC的能力将是一大优势,可减轻FPGA的复杂处理负荷。

DDC集数字数控振荡器(NCO)和抽取滤波器于一体,能够在高速ADC的奈奎斯特频段内选择信号带宽和信号位置,仅将需要的适当数据传输给信号处理器件。例如,考虑一个在800 MHz的中频使用30 MHz带宽波形雷达。如果用一个ADC以2.0 GSPS的采样速率进行12位分辨率的采样,则数据输出带宽将是1000 MHz,远远超过信号带宽,转换器的输出数据速率将达3.0 GB/s。如果利用DDC以16倍的比率抽取数据,则不仅能进一步降低噪声,而且输出数据速率降至625 MB/s以下,这样只需使用一条JESD204B通道就能传输数据。整体系统的功耗需求将因此而大幅降低。由于可根据需要动态配置DDC或予以旁路,新型高速ADC可在不同模式之间切换,以便支持针对功耗和机具进行优化的解决方案,并且帮助实现认知式雷达应用所需的特性集合。

AD9625等新型GSPS ADC为雷达系统架构师提供了多种重要的选项,其模拟带宽和采样速率有助于减少器件数量或进行直接RF采样。JESD204B接口和嵌入式DSP选项使得设计师获取这些优势再也不需要付出提高功耗和板复杂度的代价。动态配置高速ADC的能力可实现多功能支持,满足创建全数字式认知雷达系统的需求。

点击这里,获取更多工业自动化技术信息

围观 18
159

页面

订阅 RSS - ADI