抗干扰

围观 7
231

开关电源几乎用于所有电子设备中。它们由于尺寸小、成本低和效率高而具有极高的价值,但是,它们最大的缺点就是高开关瞬态导致高输出噪声。这个缺点使它们无法用于以线性稳压器供电为主的高性能模拟电路中。

实践证明,在很多应用中,经过适当滤波的开关转换器可以代替线性稳压器从而产生低噪声电源。哪怕在要求极低噪声电源的苛刻应用中,上游电源树的某个地方也有可能存在开关电路。因此,有必要设计经过优化和阻尼处理的多级滤波器,来消除开关电源转换器的输出噪声。此外,了解滤波器设计如何影响开关电源转换器的补偿也很重要。

本文示例电路将采用升压转换器,但结果可以直接应用于任意DC-DC转换器。图1所示为升压转换器在恒定电流模式(CCM)下的基本波形。

图1. 升压转换器的基本电压和电流波形

输出滤波器对升压拓扑或其它任何带有断续电流模式的拓扑之所以重要,是因为它在开关B内电流具有快速上升和下降时间。这会导致激励开关、布局和输出电容中的寄生电感。其结果是,在实际使用中,输出波形看上去更像图2而非图1,哪怕布局布线良好并且使用陶瓷输出电容。

DCM中升压转换器的典型测量波形

图2. DCM中升压转换器的典型测量波形

由于电容电荷的变化而导致的开关纹波(开关频率)相比输出开关的无阻尼振铃而言非常小,下文称为输出噪声。一般而言,此输出噪声范围为10 MHz至100 MHz以上,远超出大部分陶瓷输出电容的自谐振频率。因此,添加额外的电容对噪声衰减的作用不大。

还有很多各类滤波器适合对此输出滤波。本文将解释每一种滤波器,并给出设计的每一个步骤。文中的公式并不严谨,且做了一些合理的假设,以便一定程度上简化这些公式。仍然需要进行一些迭代,因为每一个元件都会影响其它元件的数值。ADIsimPower设计工具利用元件值(比如成本或尺寸)的线性化公式在实际选择元件前进行优化,然后从成千上万器件的数据库中选出实际元件后对其输出进行优化,从而避免了这个问题。但在刚开始进行设计时,这种程度的复杂性是没有必要的。通过提供的计算公式,使用SIMPLIS仿真器——比如免费的ADIsimPE™——或者在实验室工作台上花费一些时间,就能以最少的精力得到满意的设计。

开始设计滤波器前,考虑一下单级滤波器RC或LC滤波器可以做什么

通常采用二级滤波器可以合理地将纹波抑制到几百μV p-p范围内,并将开关噪声抑制在1 mV p-p 以下。降压转换器噪声较低,因为电源电感提供了很好的滤波能力。这些限制是因为,一旦纹波降低至μV级别,元件寄生和滤波器级之间的噪声耦合便开始成为限制因素。如果使用噪声更低的电源,则需添加三级滤波器。然而,开关电源的基准电压源一般不是噪声最低的元件,并且常常受到抖动噪声的影响。这些都导致了低频噪声(1 Hz至100 kHz),通常不易滤除。因此,对于极低噪声电源而言,使用单个二级滤波器然后在输出端添加一个LDO可能更合适。

在更详细地介绍各类滤波器的设计步骤前,部分在设计步骤中使用的各类滤波器的数值定义如下:

ΔIPP: 进入输出滤波器的峰峰值电流近似值。为方便计算,假定是正弦信号。数值取决于拓扑。对于降压转换器而言,它是电感中的峰峰值电流。对于升压转换器而言,它是开关B(通常是一个二极管)中的峰值电流。

ΔVRIPOUT : 转换器开关频率处的输出电压纹波近似值。

RESR: 所选输出电容的ESR。

FSW : 转换器开关频率。

CRIP: 输出电容的计算中,假定所有ΔIPP 流入其中。

ΔVTRANOUT: ISTEP施加于输出时,VOUT 的变化。

ISTEP:输出负载的瞬时变化。

TSTEP: 转换器对于输出负载瞬时变化的近似响应时间。

Fu: 转换器的交越频率。对于降压转换器而言,其值通常为FSW ⁄10。对于升压或降压/升压转换器而言,它通常位于右半平面零点(RHPZ)约1/3位置处。

最简单的滤波器类型为RC滤波器,如图3中基于低电流ADP161x升压设计的输出端所连接的那样。该滤波器具有低成本优势,无需阻尼。但是,由于功耗的原因,它仅对极低输出电流转换器有用。本文假定陶瓷电容具有较低ESR。

在输出端添加RC滤波器的 ADP161x 低输出电流升压转换器设计

图3. 在输出端添加RC滤波器的 ADP161x 低输出电流升压转换器设计

ps. ADP1612/ADP1613/ ADP1614均为升压DC-DC开关转换器,集成了电源开关,能够提供高达20 V的输出电压。ADP161X 以电流模式脉冲宽度调制(PWM)方式工作,功效比最高可达94%。可调软启动可以防止器件启用时的涌入电流。PWM电流模式架构能提供出色的瞬态响应及简便的噪声滤波,并且允许使用节省成本的小型外部电感和电容。其它重要特性包括欠压闭锁(UVLO)、热关断(TSD)和逻辑控制使能。

RC二级输出滤波器的设计步骤

第1步: C1根据以下条件选择:假设C1的输出纹波近似值可以忽略其余滤波器;5 mV p-p至20 mV p-p就是一个很好的选择。C1随后可通过公式1计算得出。

第2步:R可以根据功耗选择。R必须远大于RESR,电容和这个滤波器才能起作用。这将输出电流的范围限制在50 mA以下。

第3步:C2随后可通过公式2至公式6计算得出。A、a、b和c是简化计算的中间值,没有实际意义。这些公式假定R LOAD,且每个电容的ESR较小。这些都是很好的假设,引入的误差很小。C2应等于或大于C1。可调节第1步中的纹波,使其成为可能。

对于较高电流电源而言,将pi滤波器中的电阻以如图4中的电感代替是有好处的。这种配置提供了极佳的纹波和开关噪声抑制能力,并具有较低的功耗。问题在于,我们现在引入了一个额外的储能电路,它可能产生谐振。这就有可能导致振荡,使电源不稳定。因此,设计该滤波器的第一步是如何选择阻尼滤波器。

图4显示了三种可行的阻尼技术——

第一种:添加RFILT具有额外成本和尺寸增加较少的优势。阻尼电阻的损耗通常很少(甚至没有),哪怕大电源情况下都很小。缺点是,它会降低电感的并联阻抗,从而大幅降低滤波器的有效性;
第二种:优势是滤波器性能最大化。如果需要采用全陶瓷设计,则RD可以是与陶瓷电容串联的分立式电阻。否则需使用具有高ESR且物理尺寸较大的电容。这个额外的电容(CD)会大幅增加设计的成本和尺寸。
第三种:看上去具有极大的优势,因为阻尼电容CE添加至输出端,它可能对瞬态响应和输出纹波性能有所助益。然而,这种技术成本最高,因为所需电容数量极大。此外,输出端相对而言较多的电容会降低滤波器谐振频率,进而减少转换器可实现的带宽——因此不建议使用第3种技术。对于ADIsimPower设计工具来说,我们采用第1种技术,因为它成本较低,且在自动化设计步骤中相对来说较为容易实现。

图4. 采用输出滤波器并突出多种不同阻尼技术的ADP1621

需注意的另一个问题是补偿。尽管这可能不符合直觉,但把滤波器放在反馈环路内部几乎一直都是更好的做法。这是因为,将其放在反馈环路内有助于在一定程度上抑制滤波器,消除直流负载偏移和滤波器的串联电阻,同时能提供更好的瞬态响应、更低的振铃。图5显示了一个升压转换器的波特图,其在输出端添加了LC滤波器输出。

输出端带LC滤波器的升压转换器

图5. 输出端带LC滤波器的升压转换器

反馈在滤波器电感之前或之后获取。人们没有想到的是,哪怕滤波器不在反馈环路内部,开环波特图依然存在非常大的变化。由于控制环路无论滤波器是否在反馈环路中都会受影响,因此也应对其进行适当补偿。一般而言,这意味着将目标交越频率向下调整至不超过滤波器谐振频率(FRES)的五分之一到十分之一。

这类滤波器的设计步骤本质上是一个迭代过程,因为每一个元件的选择都会影响其它元件的选择。

使用并联阻尼电阻的LC滤波器设计步骤(图4中的第1种技术)

第1步:选择C1,使其等于输出端没有输出滤波器时的情况。5 mV至20 mV p-p是一个很好的开端。C1随后可通过公式8计算得出。

第2步:选择电感LFILT。根据经验,较好的数值范围为0.5 μF至2.2 μF。应按照高自谐振频率(SRF)来选择电感。较大的电感具有较大的SRF,这意味着它们的高频噪声滤波效率较差。较小的电感对纹波的影响没有那么大,需要更多电容。开关频率越高,电感值越小。比较电感值相同的两个电感时,SRF较高的器件具有较低的绕组间电容。绕组间电容用作滤波器周围的短路,作用于高频噪声。

第3步:如前所述,添加滤波器会影响转换器补偿,具体表现为降低可实现的交越频率(Fu)。根据公式7的计算,对于电流模式转换而言,可实现的最大Fu是开关频率的1/10以下,或者是滤波器FRES的1/5以下。幸运的是,大部分模拟负载不需要太高的瞬态响应。公式9计算转换器输出所需的输出电容近似值(CBW),以提供指定的瞬态电流阶跃。

第4步:将C2设为CBW和C1的最小值。

第5步:利用公式10和公式11计算阻尼滤波器电阻近似值。这些公式并非绝对精确,但它们是不使用泛代数的最接近的闭式解决方案。ADIsimPower设计工具通过计算转换器在滤波器和电感短路时的开环传递函数(OLTF)从而计算RFILT。RFILT值为猜测值,直到滤波器仅为转换器OLTF以上10 dB时转换器OLTF的峰值(电感短路)。这种技术可用于ADIsimPE等仿真器中,或用于使用频谱分析仪的实验室中。

第6步:C2现在可以通过公式12至公式15计算得出。a、b、c和d用于简化公式16。

第7步:应重复第3步至第5步,直至计算出满足所需纹波和瞬态规格的优秀阻尼滤波器设计。应注意,这些公式忽略了滤波器电感的直流串联电阻RDCR。对于较低的电源电流而言,该电阻可能非常大。它通过帮助抑制滤波器而改善了滤波器性能,增加了所需RFILT的同时也增加了滤波器阻抗。这两个效应都会极大地改善滤波器性能。因此,以LFILT中的少量功耗换来低噪声性能是很划算的,这样可以改善噪声性能。LFILT中的内核损耗还有助于衰减部分高频噪声。因此,高电流供电的铁磁芯是一个很好的选择。它们在电流能力相同的情况下尺寸更小、成本更低。当然,ADIsimPower具有滤波器电感电阻值以及两个电容的ESR值,可实现最高精度。

第8步:选择实际的元件来匹配计算值时,注意需对任意陶瓷电容进行降低额定值处理,以便将直流偏置纳入考量中!

如前文所述,图4给出了抑制滤波器的两种可行技术。如果未选择并联电阻,那么可以选择CD来抑制滤波器。这会增加一些成本,但相比其它任何技术它能提供最佳的滤波器性能。

使用RC阻尼网络的LC滤波器设计步骤(图4中的第2种技术)

第1步:正如之前的拓扑,选择C1,使其等于没有输出滤波器时的情况。10 mV p-p至100 mV p-p是个不错的开始,具体取决于最终目标输出纹波。C1随后可通过公式8计算得出。C1在这个拓扑中可以采用比之前拓扑更小的数值,因为滤波器效率更高。

第2步:在之前的拓扑中,选择数值为0.5 μH至2.2 μH的电感。对于500 kHz至1200 kHz的转换器而言,1 μH是一个很好的数值。

第3步:与前文相同,C2可以从公式16中选择,但RFILT应设为较大的值,比如1 MΩ,因为不会安装该元件。无论C1是否有额外 的电容,它的值不变的原因是,为了提供良好的阻尼,RD会足够大,以至于CD不会过多地降低纹波。将C2设为C2、CBW和C1计算得出的最小值。此时回到第1步并调节C1上的纹波会很有用,这样计算得到的C2近似等于CBW和C1。

第4步:CD的值应当等于C1。理论上,使用更大的电容可以实现滤波器的更多抑制,但它不必要地增加了成本和尺寸,并且会降低转换器带宽。

第5步:RD可以通过公式17计算得出。FRES通过公式7计算得出,忽略CD。这是一个很好的近似,因为Rd通常足够大,从而CD几乎不影响滤波器谐振位置。

第6步:现在,CD和RD都已算出,可以使用带有串联电阻的陶瓷电容,或者选择带有大ESR的钽电容或类似电容来满足计算得出的规格。

第7步:选择实际的元件来匹配计算值时,注意需对任意陶瓷电容进行降低额定值处理,以便将直流偏置纳入考量中!

另一种滤波器技术是以铁氧体磁珠代替之前滤波器中的L。但是,这种方案有很多缺点,它限制了开关噪声滤波的有效性,而对开关纹波几乎没有好处。首先是饱和。铁氧体磁珠将在极低的偏置电流电平处饱和,这意味着铁氧体会比所有数据手册中零偏置曲线所表示的都要低得多。它可能依然需要抑制,因为它仍然是一个电感,因此会跟随输出电感谐振。但现在电感是一个变量,而且以大部分数据手册所能提供的极少量数据进行极差的特性化。由于这个原因,不建议使用铁氧体磁珠作为二级滤波器,但可以用在下游以进一步降低极高的频率噪声。

结论

本文提供了多种开关电源输出滤波器技术。本文为每一个拓扑提供了逐步骤的设计过程,缩短猜测时间并减少滤波器设计中的检查。文中的公式都在一定程度上经过了简化,工程师可以通过了解二级输出滤波器可以达到的程度而实现快速设计。

点击这里,获取更多电机控制设计信息

围观 26
792

简介

同步检波器可提取淹没在噪底内的小信号,用于进行各种物理量测量,例如极小的电阻、明亮背景下的光吸收或反射量,或者存在于高噪声电平下的应变。

在很多系统中,随着频率趋近于零,噪声会不断增加。例如,运算放大器具有1/f 噪声,而光学测量易受因环境光条件变化而产生的噪声影响。在远离低频噪声处进行的测量可提高信噪比,从而可检测到较弱信号。例如,将光源调制到几千赫兹有助于测量原本会淹没在噪底内的反射光。图1 显示了调制技术如何恢复原本低于噪底的信号。

图1. 通过调制使信号远离噪声源

调制激励信号的方法有多种。最简单的方法是重复打开、关闭。在驱动LED、为应变计电桥供电的电压源和其他类型激励时,这种方法很有效。而对于光谱仪器上使用的白炽灯泡和其他不易开关的激励源,可通过使用机械快门截断光线来实现调制。调制激励信号的方法有多种。最简单的方法是重复打开、关闭。在驱动LED、为应变计电桥供电的电压源和其他类型激励时,这种方法很有效。而对于光谱仪器上使用的白炽灯泡和其他不易开关的激励源,可通过使用机械快门截断光线来实现调制。

窄带带通滤波器可滤除目标频率以外的所有其他频率,使原始信号得以恢复,但使用分立元器件设计所需的滤波器可能很难。另一种方法是考虑使用同步解调器,该器件可将调制信号恢复至直流,同时抑制与参考信号不同步的各信号。运用这种技术的设备称为锁定放大器。

图2 显示了一个简单的锁定放大器应用。用一个调制为1 kHz 的光源照射测试表面。再由光电二极管测量测试表面反射的光线,其强度与表面的污染程度成比例。参考信号和测量信号都是正弦波,并且频率和相位相同,但幅度不同。驱动光电二极管的参考信号具有固定幅度,而测量信号的幅度会随反射光量而变化。

图2. 使用锁定放大器测量表面污染程度

两个正弦波相乘所得的结果是一个具有和频与差频形式频率分量的信号。这里,两个正弦波具有相同的频率,因此结果是一个直流信号和一个两倍于原始频率的信号。负号表示它具有180°的相移。低通滤波器会滤除信号中直流分量以外的所有分量。

考虑有噪输入信号时,运用这种技术的优势将变得非常明显。相乘只会使调制频率的信号移回直流,所有其他频率分量则移至其他非零频率。图3 显示了一个具有50 Hz 和2.5 kHz 高噪声源的系统。微弱的目标信号采用1 kHz 正弦波进行调制。输入信号与参考信号相乘所得到的是一个直流信号,以及频率为950 Hz、1050 Hz、1.5 kHz、2 kHz 和3.5 kHz 的其他信号。直流信号包含所需的信息,因此可使用低通滤波器滤除其他频率。

图3. 同步解调在有50 Hz和2.5 kHz强噪声源的情况下拾取1 kHz弱信号

近目标信号的任何噪声分量均会出现在接近直流的频率上,因此必须选择附近没有强噪声源的调制频率,这点非常重要。如果无法做到这一点,则需要使用截止频率极低且响应敏锐的低通滤波器,但代价是建立时间较长。

实用锁定实现方案

生成正弦波来调制信号源可能不切实际,因此有些系统会改用方波。生成方波激励要比生成正弦波简单得多,使用简单的装置(诸如可切换模拟开关或MOSFET 的微控制器引脚)即可实现。

图4 显示了一种实现锁定放大器的简单方法。由微控制器或其他器件生成促使传感器作出响应的方波激励。第一个放大器是跨导放大器(用于光电二极管)或仪表放大器(用于应变计)。

用于激励传感器的信号还用于控制ADG619 SPDT 开关。当激励信号为正时,放大器配置为增益+1。当激励信号为负时,放大器配置为增益-1。这在数学上相当于将测量信号乘以参考方波。输出RC 滤波器会滤除任何其他频率的信号,因此输出电压是直流信号,大小等于测量方波的峰峰值电压的一半。

图4. 使用方波激励的锁定放大器

虽然电路比较简单,但选择正确的运算放大器非常重要。交流耦合输入级可滤除大部分的低频输入噪声,但不会滤除1/f 噪声和最后一个放大器产生的失调误差。ADA4077-1 精密放大器在0.1 Hz到10 Hz 范围内具有250 nV p-p 噪声以及0.55 μV/ °C的失调漂移,因此非常适合此应用。

基于方波的锁定放大器比较简单,但其噪声抑制性能及不上使用正弦波的锁定放大器。图5 显示了方波激励和参考信号的频域表示。方波由基波和所有奇次谐波的正弦波无穷和构成。将两个同频方波相乘需要将参考信号的每个正弦分量乘以测量信号的每个正弦分量。所得到的是包含方波的每个谐波能量的直流信号。奇次谐波频率下出现的干扰信号不会被滤除,不过会有所减弱,具体取决于其所处的谐波。因此,选择调制频率时应确保其谐波不是任何已知噪声源的频率或谐波,这点非常重要。例如,要抑制线路噪声,应选择1.0375 kHz 的调制频率(不会与50 Hz 或60 Hz的谐波重合),而不是使用1 kHz(这是50 Hz 的第20 个谐波)。

尽管有此缺点,但该电路简单、成本低。与尝试进行直流测量相比,使用低噪声放大器并选择合适的调制频率仍然可带来大幅改进。

图5. 如果输入信号(A)和参考信号(B)都是方波,则将它们相乘(C)可有效 解调输入信号的每个谐波。

简单的集成替代方案

图4 中的电路需要一个运算放大器、一个开关和一些分立元器件,另外还需要微处理器提供参考时钟。一种替代方案是使 用集成式同步解调器,如图6 所示。ADA2200 包含缓冲输入、可编程IIR滤波器、乘法器和可将参考信号偏移90°的模块,可轻松测量或补偿参考时钟和输入信号之间的相移。

图6. ADA2200 功能框图

使用ADA2200 实现锁定检测电路时,只需施加等于所需参考频率64 倍的时钟频率,如图7 所示。可编程滤波器的默认配置为带通响应,因而无需对信号进行交流耦合。模拟输出将以数倍于采样速率的速度生成镜像,因此可使用RC 滤波器后接Σ-Δ 型ADC 来滤除这些镜像,而仅测量信号的解调直流分量。

图7. 使用ADA2200 实现锁定放大器

改进方波锁定电路

图8 显示了方波调制电路的一种改进方式。传感器采用方波进行激励,但测量信号会与相同频率和相位的正弦波相乘。现在,只有基波频率的信号内容才会移至直流,而所有其他谐波都将移至非零频率。这样,便可轻松使用低通滤波器滤除测量信号中直流分量以外的所有其他分量。

图8. 使用正弦波作为参考信号可防止噪声解调到直流

另一个难点是,如果参考信号和测量信号之间存在任何相移,所产生的输出都会小于无相移时。如果传感器信号调理电路包含任何会造成相位延迟的滤波器,就会出现这种情况。在模拟锁定放大器中,解决该问题的唯一方法是在参考信号路径中增加相位补偿电路。这并不容易,因为电路必须可调节,以补偿各种相位延迟,并且会随温度、元件容差而变化。一个较为简单的替代方案是添加第二个乘法级,将测量信号乘以参考信号的90°相移版本。这个第二级的输出信号将与输入的反相分量成比例,如图9 所示。

经过两个乘法器级后,低通滤波器的输出为与输入的同相(I)及正交(Q)分量成比例的低频信号。要计算输入信号的幅度,只需对I 和Q 输出求平方和。这种架构的另一个好处是,可以计算激励/参考信号和输入之间的相位。

图9. 使用参考信号的正交版本计算幅度和相位

目前讨论的所有锁定放大器均会产生参考信号来激励传感器。最后一项改进是允许将外部信号用作参考信号。例如,图10 中的系统可使用宽带白炽灯来测试表面的光学特性。此类系统可以测量镜面反射率或表面污染程度等参数。与使用电子调制相比,使用机械斩波碟调制白炽灯光源会简单得多。紧挨着斩波碟的低成本位置传感器生成方波参考信号,馈入锁定放大器。锁相环不直接使用此信号,而是生成频率和相位与输入参考信号相同的正弦波。使用这种方法时必须注意一点,那就是内部生成的正弦波必须具有低失真。

图10. 使用PLL 锁定至外部参考信号

虽然使用分立式PLL 和乘法器可以实现该系统,但是使用FPGA实现锁定放大器功能会带来多个性能优势。图11 显示了使用FPGA 构建的锁定放大器, 其中前端基于零漂移放大器ADA4528-1 和24 位Σ-Δ型ADC AD7175。此应用无需极高带宽,因此可将锁定放大器的等效噪声带宽设置为50 Hz。受测器件为任何可外部激励的传感器。放大器配置为具有大小为20 的噪声增益,以充分利用ADC 的满量程范围。虽然直流误差不影响测量,但是最大限度地降低失调漂移和1/f 噪声仍然很重要,因为它们会缩小可用动态范围,尤其是在放大器配置为高增益的情况下。

ADA4528-1 具有2.5 μV 的最大输入失调误差,这意味着采用2.5 V基准电压源时只能使用AD7175 满量程输入范围的10 ppm。ADC后方的数字高通滤波器将滤除所有直流失调和低频噪声。要计算输出噪声,首先应计算AD7175 的电压噪声密度。数据手册给出的噪声规格为5.9 μV rms,测试条件是50 kSPS 输出数据速率、使用sinc5 + sinc1 滤波器且使能输入缓冲器。采用这些设置时的等效噪声带宽为21.7 kHz,这将产生40 nV/√Hz 的电压噪声密度。

ADA4528 的宽带输入噪声为5.9 nV/√Hz,这在输出端表现为118 nV/√Hz,因而总噪音密度为125 nV/√Hz。由于数字滤波器的等效噪声带宽仅为50 Hz,因此输出噪声为881 nV rms。在2.5 V的输入范围内,这会造成系统的动态范围为126 dB。通过调整低通滤波器的频率响应,我们能够以带宽来换取动态范围。例如,如果将滤波器的带宽设置为1 Hz,则动态范围为143 dB,而带宽设为250 Hz 时动态范围为119 dB。

图11. 基于FPGA 的锁定放大器

数字锁相环生成锁定至激励信号的正弦波,激励信号可以在外部或内部生成,并且不必是正弦波。参考正弦波中的任何谐波将与输入信号相乘,从而解调谐波频率中存在的噪声和其他无用信号,就像将两个方波相乘一样。以数字方式生成参考正弦波的一个优势是,可通过调整数字精度获得极低的失真性能。

图12 显示了使用4、8、16 和32 位精度以数字方式生成的四个正弦波。显然,使用4 位精度所获得的性能与图5 中的情况差别不大,但是该情况会在使用更高精度后很快得到改善。使用16 位精度时,生成具有如此低总谐波失真(THD)的模拟信号比较困难,而使用32 位精度时,THD 超过–200 dB,这是模拟电路无法比拟的。此外,这些是以数字方式生成的信号,因此完全可以重复生成。当数据转换成数字并输入FPGA 后,将不会增加任何噪声或漂移。

在乘法器之后,低通滤波器将滤除任何高频分量并输出信号的同相和正交分量。由于等效噪声带宽仅为50 Hz,因此没有理由以250 kSPS 的原始采样速率来传输数据。可在低通滤波器中加入抽取滤波器级,以降低输出数据速率。最后一步是根据同相和正交分量计算输入信号的幅度和相位。

图12. 使用不同数字精度以数字方式生成正弦波

结论

淹没在噪底内的低频小信号非常难以测量,但是通过应用调制和锁定放大器技术可以实现高精度测量。最简单的锁定放大器可以是在两个增益之间切换的运算放大器。虽然这不会带来最低噪声性能,但是与简单的直流测量相比,此电路结构简单、成本低,使其具有一定的吸引力。此电路的一项改进是使用正弦波参考和乘法器,但是这在模拟域中比较难以实现。为获得最佳性能,可考虑使用低噪声、高分辨率Σ-Δ 型ADC,对输入信号进行数字化,在数字域中生成参考正弦波以及所有其他元素。

作者:Luis Orozco

Luis Orozco是ADI公司工业和仪器仪表部的系统应用工程师。主要涉足精密仪器仪表、化学分析和环境监测应用。他于2011年2月加入ADI公司。

点击这里,获取更多电机控制设计信息

围观 17
944

在所有器件特性中,噪声可能是一个特别具有挑战性、难以掌握的设计课题。这些挑战常常导致一些道听途说的设计规则,并且开发中要反复试错。本文将解决相位噪声问题,目标是通过量化分析来阐明如何围绕高速数模转换器中的相位噪声贡献进行设计。本文旨在获得一种"一次成功"的设计方法,即设计不多不少,刚好满足相位噪声要求。

从一块白板开始,首先将DAC视作一个模块。噪声可能来自内部,因为任何实际元器件都会产生某种噪声;也可能来自外部噪声源。外部噪声源可通过DAC的任何外部的任何外部任意连接,包括电源、时钟和数字接口等,进入其中。图1显示了这些可能性。下面将对每一种可能的噪声嫌疑对象分别进行研究,以了解其重要性。

DAC相位噪声来源

图1.DAC相位噪声来源

首先讨论数字接口,它恰好是最容易处理的。数字I/O负责接收要在模拟域中输出的数字采样信号。众所周知,如眼图所示,数字电路和收到的波形多含噪声。由此看来,相应的问题是:是否所有这种噪声和活动都能渗入DAC内部的不同区域且表现为相位噪声?当然,数字接口可能在别处引起噪声,但这里关心的是相位噪声。

为了证明I/O是否需要关切,我们比较了 AD9162 系列高速DAC器件开启和关闭数字接口两种情况下的相位噪声。无数字接口时,器件的NCO模式内部生成波形,DAC事实上变成DDS发生器。图2显示了实验结果。

不同插值时的相位噪声

图2.不同插值时的相位噪声

相位噪声的峰值会根据接口的具体情况发生变化。现在我们感兴趣的是,噪声和所有曲线在彼此之上。因此,对于这个产品线,尽管由于系统要求可能要注意杂散,但接口不是问题。发现接口无需担心之后,我们感兴趣的下一个方面是时钟。

时钟

DAC时钟是DAC中产生相位噪声的首要原因。此时钟决定何时发送下一样本,故相位(或时序)中的任何噪声都会直接影响输出的相位噪声,如图3所示。此过程可以视作各相继离散值与一个矩形函数相乘,其时序由时钟定义。在频域中,乘法转换为卷积运算。结果,期望的频谱被时钟相位噪声所破坏,如图4所示。但是,确切的关系并不是显而易见的。下面将给出简明推导。

时钟与相位噪声的相关性

图3.时钟与相位噪声的相关性

相位噪声卷积

图4.相位噪声卷积

获取时钟和输出的时间快照,图5显示了一个波形实例。其目的是求出时钟和输出的噪声幅度之比,如图6中的红色箭头所示:可以画直角三角形,虽然任一边长都不知道,但两个三角形有共同的水平边。

波形快照

图5.波形快照

相位噪声关系

图6.相位噪声关系

设斜率为相应波形的导数,根据几何可得出以下等式:

针对DAC噪声重新整理,得出下式:

我们常常对正弦或接近正弦的DAC输出和时钟波形感兴趣,所以上述结果可进一步简化。如果这一假设不成立,则仍应使用上式。

重新整理后得到:

注意,噪声关系等同于相对于相应波形幅度的关系,因此可以将其简洁地归纳为相对于载波的关系。另外,通过使用对数单位,我们得到下式:

根据信号频率与时钟频率之比,相对于载波的噪声放大或缩小。信号频率每降低一半,噪声改进6 dB。研究几何图像可知这是合理的,因为下面的三角形会变得更尖锐,垂直边会缩小。还应注意,如果噪声以相同幅度提高,则提高时钟幅度不会改善相位噪声。

为了证明这一点,可通过调制输入DAC的时钟来模拟相位噪声。图7显示5 GHz DAC时钟上有100 kHz的轻度相位调制。其上还绘出了500 MHz和1 GHz的输出频谱。信号音确实遵循了这种关系。从5 GHz时钟到500 MHz DAC输出观测到20 dB降幅,从500 MHz输出到1 GHz输出观测到6 dB增幅。

带100 kHz相位调制的时钟输出相位噪声

图7.带100 kHz相位调制的时钟输出相位噪声.

精密受控的实验固然好,但我们关心的是实际噪声。用宽带频率合成器 ADF4355 代替发生器,图8显示了新时钟源的相位噪声曲线,对应的DAC输出为时钟频率的½和¼。噪声特性得到保留,每次降低6 dB。应注意,PLL未针对最佳相位噪声而优化。目光敏锐的读者会注意到,在小偏移处有一些预期偏差,但这是不同基准源引起的正常现象。

采用宽带频率合成器时钟源时的DAC输出相位噪声

图8.采用宽带频率合成器时钟源时的DAC输出相位噪声

另一个需要探讨的方面是输入功率与噪声的"无关性"。只有噪声功率与载波的差异才是重要的。这意味着,直接放大时钟信号是没有益处的。图9说明情况确是如此。唯一的变化是噪底略有提高,这要归因于信号发生器。这一看法仅在合理范围内有效;在某一特定点,时钟的贡献会变得非常弱,以致于其他因素(如时钟接收器噪声)开始占主导地位。

相位噪声与输入功率的关系

图9.相位噪声与输入功率的关系

最后简单说明一下新采样方案2× NRZ。AD9164 DAC系列器件引入了这种新采样模式,在时钟的上升沿和下降沿均可转换采样数据。不过,尽管有这些变化,相位噪声特性却保持不变。图10比较了原NRZ模式和这一新模式。图中曲线表明相位噪声相同,但可以看到噪底有所上升。这一结论的前提是上升沿和下降沿的噪声特性相同,对大多数振荡器而言这一前提确实成立。

相位噪声和2× NRZ

图10.相位噪声和2× NRZ

电源

噪声的下一个可能进入点是电源。芯片上的所有电路都必须通过某种方式供电,这就给噪声传播到输出提供了很多机会。具体机制取决于电路,不过下面着重指出了几种可能性。DAC输出端通常由电流源和MOS开关组成,开关引导电流通过正引脚或负引脚(图11)。显然,电流源从外部电源获得功率,任何噪声都会反映为电流波动。噪声可以经过开关到达输出端,但这仅解释了基带直接耦合。要贡献相位噪声,此噪声必须上混频到载波频率。这一过程是通过开关MOSFET完成的,其充当平衡混频器。噪声的另一路径是通过上拉电感,其从供电轨设置直流偏置,这里存在的任何噪声都会流到晶体管。这种波动会改变其工作条件,如源漏电压和电流源负载等,引起电流变化,从而又一次上混频到RF信号。一般来说,如果开关切换能能够把噪声混频到目标信号, 这些开关电路都是电源噪声在输出信号中的相位噪声的贡献者。

DAC电流源

图11.DAC电流源

鉴于所有这些电路和混频现象,要快速模拟所有这些行为是相当困难的。相反,对其他模拟模块的特性分析可以给我们带来一些启发。稳压器、运算放大器和其他IC会规定电源抑制比。电源抑制性能衡量负载对电源变化的灵敏度,可用于这里的相位噪声分析。然而,使用的不是抑制比,而是调制比:电源调制比(PSMR)。传统PSRR方法对基带应用中的DAC仍然有用,但与此处无关。下一步是获得具体数据。

测量PSMR要求调制待研究的供电轨。典型设置见图12。电源调制通过一个插在稳压器与负载之间的耦合电路获得,叠加上一个由信号发生器产生的正弦信号。耦合电路的输出通过一个示波器监控,以找出实际电源调制。最终得到的DAC输出馈入一个频谱分析仪。PSMR等于从示波器发现的电源交流分量与载波周围的调制边带电压之比。

PSMR测量

图12.PSMR测量

存在多种不同的耦合机制。ADI公司应用工程师Rob Reeder在应用笔记 MS-2210 中解释了如何利用LC电路来测量ADC的PSMR。其他选项包括电源运算放大器、变压器或专用调制电源。这里使用的方法是变压器。建议使用高匝数比以降低信号发生器的源阻抗。图14显示了典型测量结果。

采用1:100匝数比的电流检测变压器和函数发生器,1.2 V时钟电源用500 kHz信号调制,所得峰峰值电压为38 mV。DAC时钟速度为5 GSPS。所得输出在一个满量程1 GHz、–35 dBm载波上引起边带。将功率转换为电压,然后利用调制电源电压求比值,所得PSMR为–11 dB。

时钟电源调制

图13.时钟电源调制

调制边带

图14.调制边带

执行单个数据点,可以在多个频率上进行扫描。但是,AD9164 DAC总共包含8个电源。一种方案是测量所有电源,但我们可以把重点放在最敏感的电源上:AVDD12、AVDD25、VDDC12和VNEG12。某些电源(如SERDES)与本分析无关,故不包括在内。扫描多个频率和电源,结果总结于图15中。

扫描频率测得的电源PSMR

图15.扫描频率测得的电源PSMR

时钟电源是最为敏感的供电轨,然后是负1.2 V和2.5 V模拟电源,1.2 V模拟电源则不是很敏感。加以适当考虑的话,1.2 V模拟电源可由开关稳压器供电,但时钟电源完全相反:它需要由超低噪声LDO提供以获得最优性能。

PSMR只能在一定频率范围内测量。下限受衰减的磁耦合限制。所选变压器的截止频率较低,约为数十kHz。在上限,去耦电容会降低负载阻抗,导致供电轨越来越难以驱动。只要功能不受影响,为了测试目的可以移除一些电容。

使用PSMR之前,应注意几点。不同于PSRR,PSMR取决于波形功率或数字倒退(后者就DAC而言)。信号功率越低,则边带越低,比例关系为1:1。但是,回退回退倒退对设计人员无益,因为边带相对于载波是恒定的。第二点是与载波频率的相关性。载波扫描显示,在较高频段时性能会以不同速率发生线性衰减。有意思的是,供电轨越敏感,斜率越陡。例如,时钟电源的斜率为–6.4 dB/倍频程,而负模拟电源的斜率为–4.5 dB/倍频程。采样速率也会影响PSMR。最后,PSMR仅提供相位噪声贡献的上限,因为它并未与同时产生的幅度噪声区分开来。

电源PSMR与信号频率的关系

图16.电源PSMR与信号频率的关系

考虑到这些不同的噪声要求,考察不同电源方案有助于理解电源 对相噪的影响。LDO是久经考验的稳压器,尤其适合用来实现最佳 噪声性能。然而,不是任何LDO都行。图17中的15002C曲线显示了 AD9162 DAC初始评估板的相位噪声。DAC输出设置为3.6 GHz,DAC 时钟速度为4 GHz,来自Wenzel时钟源。在1 kHz到100 kHz的相位噪 声高原上,占主导地位的疑似时钟电源噪声: ADP1740 LDO。利用此LDO的频谱噪声密度曲线和DAC PSMR测量结果(图16),也可以计算其贡献并绘出曲线,如图17所示。虽然因为外推而没有精确对齐,但计算得到的点与实测噪声是合理对齐的,证实了时钟电源对噪声的影响。在电源解决方案的重新设计中,此LDO被更低噪声的 ADP1761取代。在某些偏移处噪声降低多达10 dB,接近时钟的贡献(15002D)。

AD9162评估板噪声

图17.AD9162评估板噪声

噪声不仅会因为稳压电源的器不同而大不相同,而且可能受到输出电容、输出电压和负载影响。应当仔细考虑这些因素,尤其是对于敏感的供电轨。另一方面,根据整体系统要求,LDO不一定需要。

通过适当的LC滤波,开关稳压器可提供电源,从而简化电源解决方案。同LDO一样,从稳压器NSD开始,并相应地展开设计。但由于采用LC滤波器,所以应注意串联谐振。不仅瞬变会变得难以驾驭,而且谐振频率附近可能出现电压增益,提高供电轨噪声和相位噪声。谐振可通过对电路降低Q值——给电路增加损耗性元件,加以控制。下图显示了来自另一个设计的例子,其采用AD9162 DAC。

在该设计中,时钟电源也是由ADP1740 LDO提供高,但其后接一个LC滤波器。原理图显示了所考虑的滤波器,RL模型表示电感,RC模型表示主滤波电容(C1+R1)。滤波器响应如图20所示,特征谐振用红线表示。正如所料,此滤波器的迹象特征出现在相位噪声响应中,即图21中的蓝色曲线。由于滤波作用,100 kHz附近的噪声趋稳,随后急剧下降。幸运的是,LC滤波器峰化不够严重,未引起明显的尖峰,但滤波器仍可改善。这里采用的方案是再增加一个较大电容和一个适当的串联电阻,用来消耗能量。图中所示的串联电路由22 μ‎F电容和100 mΩ电阻组成,它使响应平稳很多(蓝色曲线)。最终结果是此频率偏移附近的相位噪声得到改善,参见图21中的黄色曲线。

LC滤波器和去Q网络

图18.LC滤波器和去Q网络

LC滤波器响应

图19.LC滤波器响应

相位噪声响应

图20.相位噪声响应

最后需要分析的噪声源是器件本身的相位噪声。AD9164 DAC系列器件的相位噪声非常低,难以量化。消除所有预期噪声源后,残余噪声来自DAC,如图22所示。图中也显示了仿真的相位噪声曲线,其与测量结果相当吻合。在某些区域,时钟相位噪声仍占主导地位。

AD9162相位噪声

图21.AD9162相位噪声

结语

面对上文讨论的所有噪声源,设计人员可能会茫然不知所措。一种简单的做法是采取某种"推荐解决方案";但对任何具体设计要求而言,这都是次优做法。与RF信号链和精密误差预算类似,设计过程中可以使用相位噪声预算。利用时钟源相位噪声、各供电轨的PSMR结果、LDO噪声特性和DAC设置,可以计算并优化各噪声源的噪声贡献。图22显示了一个预算示例。正确考虑所有噪声源,便可分析和管理相位噪声,并确保信号链设计一次成功。

相位噪声预算示例

图22.相位噪声预算示例

参考电路

Brannon,Brad。应用笔记AN-756,采样系统以及时钟相位噪声和抖动的影响。ADI公司,2004。

Reeder, Rob。 "高速ADC的电源设计." ADI公司,2012年2月。

作者:Jarrah Bergeron

Jarrah Bergeron 自2014年起在ADI公司高速转换器部担任应用工程师。他从事过各类项目,涉及从高功率微波系统到纳米尺度微粒检测的不同领域;同时他也非常喜欢攀岩、滑雪等户外运动。Jarrah毕业于维多利亚大学,获电气工程学士学位。

围观 12
1330

作者:Brad Brannon

摘要

随着支持直接IF采样的更高分辨率数据转换器的上市,系统设计师在选择低抖动时钟电路时,需要在性能/成本之间做出权衡取舍。许多用于标定时钟抖动的传统方法都不适用于数据转换器,或者最多只能表征部分特性。如果对如何标定和设计时钟电路没有正确的了解,可能无法使这些新型数据转换器达到最佳性能。要作出明智的时钟选择决定,仅有简单的抖动指标是远远不够的。而了解时钟噪声的带宽和频谱形状很重要,以便在采样过程中进行正确的处理。如今,许多系统设计师在为数据转换器时钟标定相位噪声和抖动要求时都做得不够,结果导致系统性能下降。几皮秒的时钟抖动可以使信号路径中迅速产生数分贝损耗。有些设计师则走向另一个极端,他们仅仅因为不清楚时钟噪声对转换器及其产品的性能到底有何影响,就选择了昂贵的时钟源,付出高昂的成本。请注意,最昂贵的时钟发生器并非始终能实现最佳系统性能。本应用笔记将说明与抖动、相位噪声和转换器性能相关的多种折衷考量。只要了解了这些利弊因素,就可以针对具体应用选择最适用的时钟,从而以最低的成本获得最佳性能。本文首先解释数据转换器中采样过程的工作原理,然后结合应用实例对时钟选择过程进行说明。

详文请阅:采样系统以及时钟相位噪声和抖动的影响

点击这里,获取更多IOT物联网设计信息

围观 10
1129

页面

订阅 RSS - 抗干扰