ADC

作为真实世界信号与现代数字信号处理功能电路之间的关键使能接口——精准模数转换器,广泛应用于工业过程中的高端测试/测量系统。

但是,想要把传感器或其它信号源连接至转换器并获得数据转换器产品广告中宣称的所有性能,并不是一件容易的事,通常还需要用于提供缓冲、电压保护或其他功能等附加电路的帮助。

那么,该如何简化这个问题呢?

ADI 混合信号的高级设计工程师——Andrew Thomas对此谈到一款新型LTC2358 8通道ADC的集成化微微安培输入模拟缓冲器,它不仅实现了LTC2348 8通道逐次逼近型ADC出色的性能、任意输入测量的能力和超群的灵活性,同时还具备高性能FET输入缓冲。

这些缓冲器使得能够围绕信号的需求来设计信号调理,纯电容性的pA级输入可直接连接至多种精细的低电流传感器,并简化模拟抗混叠滤波器及其他功能电路的设计。现在就为大家介绍其缓冲输入可改善系统的几种方法。

不少传感器,甚至具有输出的缓慢或精细传感器,都可简单直接连接至LTC2358,而不需要任何中间信号的调理。一般地,传统的8通道ADC需要采用4个这样的双通道高电压运放来提供缓冲,而LTC2358却可以通过免除这些运放,从而大幅度节省电路板面积和功率。

这类传感器直接连接简单热敏电阻电路,它可在ADC上产生一个与热敏电阻和上方的固定电阻之比有关的电压。不过需要注意的是,电阻器的顶端连接至ADC基准可确保一个准确的比例,即使在基准发生漂移时,也不例外。

选择热敏电阻时,低电阻值会在热敏电阻中导致较大的功耗,因而会损害测量准确度。另一方面,采用高电阻值热敏电阻时的准确度则需要进行非常高的输入阻抗测量。这时,LTC2358的纯电容性输入就“发光”了;不过,可以通过增加一个20kΩ阻性元件提供更加优良的准确度。

LTC2358的高采样速率和低噪声允许采用一个与热敏电阻并联的开关实现进一步的改善。当开关导通时,热敏电阻中无功耗,因此处于环境温度水平。而需要进行温度测量时,这个开关就要短暂地断开1ms,随即完成测量。因此,热敏电阻器几乎没有时间来使自身发热。

下面这幅曲线图显示了完成一次精确测量的超快速度,以及在转换操作持续100ms(远超所需的时间)时测量误差的增加情况。这表明:在一个传感器和LTC2358之间实现连接是很轻松的,不仅如此,其缓冲器还可以使得设计一个能够干净和透明地处理超范围信号的系统更加容易,不管它们是作为正常运行方式的一部分或是其它某种系统故障情况出现。

超范围 ADC 输入信号的出现有很多原因:有时就像把一个 2kg 物体放在一台 1kg 秤上那么明显;或者,它们也可能源于出故障的传感器、电源或配线。这些状况造成的后果:在最好情况下是一种干扰,而在最坏情况下则会损害性能。而LTC2358 有助简化构建能承受超范围信号的高性能系统。

下面这根彩条以图形化的方式显示了在各种不同输入电压条件下 LTC2358 的预期运行方式。当模拟输入电压超过其编程全标度时,ADC 不会出问题。例如,若一个输入是针对 0V 至 5V 操作配置,但系统施加 10V 或任何高达高电压电源差的电压,则转换器会简单地报告一个饱和全标度值。其他通道上的转换结果仍然是准确的,而且功耗并未增加。

在更严重的场合,输入可能会被驱动至超过高电压电源。例如,假如一个采用 40V电压供电的放大器驱动 ADC,则在某种异常情况下该放大器或许会把一个输入驱动至 40v。内部二极管把模拟输入箝位至高电压电源,因此有必要限制电流以避免损坏器件或其他电路。

LTC2358 能容许引脚电压被拉至超过其电源并具有高达 10mA 电流而无忧,所以简单地布设一个与输入相串联的 2.5kΩ电阻器就能允许杂散输入信号走至 40V。ADC 的高阻抗输入可确保该串联电阻在电路正常工作时不会造成性能下降,而且高达 40V 的电压不会在其他 ADC 通道上导致准确度受影响。把输入拉至负电源以下 (低至 –40V) 也不会导致损坏,但是这会将使其他通道上的准确度下降。如果超过这些限值,则ADC 和电阻器中的功耗将存在损坏器件的风险。

对于其他可行的过驱动范围可采用其他的电阻器阻值,并记住 10mA 的电流限值。例如,一个 10kΩ电阻器将允许施加 100V,在 10kΩ电阻器两端施加 100V 电压时的功耗为 1W。故需采用一个较高功率电阻器,但是解决方案仍然极为简单和坚固。

那么该怎样取消或简化位于 ADC 前面的电路呢?可采用一些利用其极低输入电流和宽共模范围的更具创造性方式,把 LTC2358 集成到感测系统中。模拟输入电流完全由结漏决定,而且在室温下通常小于 10pA。这种低输入电流意味着 LTC2358 可与极低水平的电流信号 (光电二极管的典型特征) 一起使用。

光电二极管是反向偏置二极管,专为传导由二极管上的光照水平所决定的少量电流而设计。这个小电流信号通常由像这样一个跨阻抗运放电路转换为一个电压,因而运放的输出电压与二极管电流成比例,并且可以由一个 ADC 进行数字化处理。

它也可以看作是一个极高的电阻,而且以高准确度测量其电流要求任何连接至它的组件必需具有极低的输入电流。因此,所示的运放通常是一个 FET 输入运放。然而FET 运放的输入失调电压通常不是很好,它会影响输出电压的准确度

LTC2358 能够完成差分测量,因此可将其连接以测量电阻器两端的电压,而不是在运放的输出端上进行测量。这种连接消除了运放失调的影响和测量中的低频噪声。该电路的正常运作主要源于LTC2358 本身具有非常低的输入电流,在室温下通常仅为几 pA,所以它可以合理地直接连接至光电二极管,而不会干扰测量。

该光电二极管电路利用 LTC2358 的缓冲输入得以实现。在更多的应用中,若是采用低功率运放来设计模拟信号滤波器和接口的工作也将因此而大为简化。添加此功能到简单的过驱动坚固性、直接传感器连接和出众的原生性能,将会使 LTC2358 成为适用于众多多通道系统的卓越解决方案。

点击这里,获取更多电机控制设计信息

围观 18
344

简介

最大程度降低开关调节器的输出纹波和瞬变十分重要,尤其是为高分辨率ADC之类噪声敏感型器件供电时,输出纹波在ADC输出频谱上将表现为独特的杂散。为避免降低信噪比(SNR)和无杂散动态范围(SFDR)性能,开关调节器通常以低压差调节器(LDO)代替,牺牲开关调节器的高效率,换取更干净的LDO输出。了解这些伪像可让设计人员成功将开关调节器集成到更多的高性能、噪声敏感型应用中。

本文介绍测量开关调节器中的输出纹波和开关瞬变的有效方法。对这些参数的测量要求非常仔细,因为糟糕的设置可能会导致读数错误,示波器探针信号和接地引线形成的环路会导致产生寄生电感。这样会增加与快速开关瞬变有关的瞬变幅度,因此必须保持较短的连接、有效的方法以及宽带宽性能。此处,采用ADP2114双通道2 A/单通道4 A同步降压DC-DC转换器,演示测量输出纹波和开关噪声的方法。这款降压调节器具有高效率,开关频率最高可达2 MHz。

输出纹波和开关瞬变

输出纹波和开关瞬变取决于调节器拓扑以及外部元器件的数值与特性。输出纹波是残余交流输出电压,与调节器的开关操作密切相关。其基频与调节器的开关频率相同。开关瞬变是在开关转换过程中发生的高频振荡。它们的幅度以最大峰峰值电压表示,该值很难精确测量,因为它与测试设置高度相关。图1显示输出纹波和开关瞬变示例。

图1. 输出纹波和开关瞬变

输出纹波考虑因素

调节器的电感和输出电容是影响输出纹波的主要元件。较小的电感会产生更快的瞬变响应,但代价是电流纹波更大;而较大的电感会让电流纹波更小,相应的代价就是瞬变响应较慢。采用低有效串联电阻(ESR)的电容可最大程度减少输出纹波。带电介质X5R或X7R的陶瓷电容是一个不错的选择。通常使用大电容来降低输出纹波,但输出电容的尺寸和个数却是以牺牲成本和PCB面积得来的。

频域测量

对电源工程师而言,测量不需要的输出信号时,考虑频率域是非常有用的,它能提供一种更好的视角,了解输出纹波及其谐波位于哪些离散频率,以及各自对应哪些不同的功率水平。图2显示的是一个频谱的例子。这类信息可帮助工程师确定所选开关调节器是否适合其宽带RF或高速转换器应用。

若要进行频率域测量,可在输出电容两端连接一个50Ω同轴电缆探针。信号通过隔直电容,终止于频谱分析仪输入端的50Ω端接电阻。隔直电容可阻止直流电流穿过频谱分析仪,避免直流负载效应。50Ω传输环境可以最大限度减少高频反射和驻波。

输出电容是输出纹波的主要来源,因此测量点应该尽可能靠近。从信号尖端到接地点的环路应该尽可能比较小,以便尽量减少可能影响测量结果的额外电感。图2显示频域的输出纹波和谐波。ADP2114在指定工作条件下,于基频处产生4 mV p-p输出纹波。

图2. 采用频谱分析仪的频域图

时域测量

采用示波器探针时,不用长接地引线可避免形成接地环路,因为信号尖端和长接地引线形成的环路会产生额外电感和较高的开关瞬变。

测量低电平输出纹波时,使用1×无源探针或50Ω同轴电缆,而非10×示波器探针,因为10×探针会使信号衰减10倍,从而使低电平信号降为示波器本底噪声。图3显示的是次优探测方法。图4显示采用500MHz带宽设置时的波形测量结果。高频噪声和瞬变属于长接地引线形成的环路所造成的测量假信号,并非开关调节器所固有。

图3. 接地环路产生输出误差

图4. 开关节点(1)和交流耦合输出波形(2)

有几种方法可以减小杂散电感。一种方法是移除标准示波器探针的长接地引线,并将其管体连接至接地基准点。图5显示尖端和管体方法。然而,在本例中,尖端连接错误的调节器输出点,而非直接连接输出电容;正确方法应当是直接与输出电容相连。接地引线已移除,但PCB上走线引起的电感仍然存在。图6显示采用500MHz带宽设置时的波形结果。因为移除了长接地引线,所以高频噪声有所降低。

图5. 在开关输出的任意点采用尖端和管体法进行探测

图6. 开关节点(1)和交流耦合输出波形(2)

如图7所示,使用接地线圈在输出电容上直接探测可以产生近乎最佳的输出纹波。开关瞬变的噪声情况有所改善,且PCB上的走线电感大幅下降。但是,纹波上还是明显叠加了低幅度信号轮廓,如图8所示。

图7. 通过接地线圈,在输出电容上采用尖端和管体法进行探测

图8. 开关节点(1)和交流耦合输出波形(2)

图8. 开关节点(1)和交流耦合输出波形(2) 最佳方法

探测开关输出的最佳方法是使用50Ω同轴电缆,该电缆维持在50Ω环境下,并通过可选50Ω示波器输入阻抗端接。在调节器输出电容和示波器输入之间放置一个电容,可阻止直流电流通过。电缆的另一端可通过非常短的飞线直接焊接到输出电容上,如图9和图10所示。这样可以在宽带宽范围内测量极低电平信号时保持信号完整性。图11显示500 MHz测量带宽下,用尖端和管体法与50Ω同轴法在输出电容端进行探测的对比。

图9. 使用端接50Ω同轴电缆的最佳探测法

图10. 最佳探测法示例

图11. 开关节点(1)、尖端和管体法(3)、50 Ω同轴法(2)

这些方法对比显示,50Ω环境下使用同轴电缆会产生更为精确的结果,此时噪声较小,即使采用500 MHz带宽设置也是如此。将示波器带宽改为20 MHz可消除高频噪声,如图12所示。ADP2114在时域中产生3.9 mV p-p输出纹波,接近于采用20 MHz带宽设置测得的频域值4 mV p-p。

图12. 开关节点(1)和输出纹波(2)

测量开关瞬变

开关瞬变的能量较低,但是频率成分比输出纹波高。这种情况会在开关转换过程中发生,通常标准化为包含纹波的峰峰值。图13显示使用带有长接地引线的标准示波器探针与使用50Ω同轴端接电缆(500 MHz带宽)的开关瞬变测量结果对比。通常,由长接地引线造成的接地环路会产生比预期更高的开关瞬变。

图13. 开关节点(1)、标准示波器探针(3)、50Ω同轴端接(2)

结论

设计与优化低噪声、高性能转换器的系统电源时,输出纹波和开关瞬变测量方法是非常重要的考虑因素。这些测量方法可实现精确、可再现的时域和频域结果。在较宽的频率范围内测量低电平信号时,维持50Ω的环境非常重要。进行这项测量的一种简单的低成本方法是使用合理端接的50Ω同轴电缆。这种方法可用于各类开关调节器拓扑结构。

参考电路

电源管理

开关调节器

Aldrick Limjoco。AN-1144应用笔记。测量开关调节器中的输出纹波和开关瞬变。ADI公司,2013年。

应用笔记01-08-01,修订版01。 输出纹波电压测量。. SynQor.

Jim Williams。应用笔记70。 具有100 μV输出噪声的单芯片开关调节器。. Linear Technology,1997年。

致谢

感谢以下人员为本文所作的贡献:Pat Meehan,提供出色的监督与技术指导;Donal O'Sullivan,提供有关测试与测量技术专业知识;Rob Reeder,提供关于模数转换器的宝贵意见和技术专业知识;Manny Malaki和Miles Ramirez,提供技术支持。

作者:Aldrick Limjoco

Aldrick S. Limjoco 于2006 年8 月加入ADI 菲律宾公司,目前担任应用开发工程师一职。他毕业于菲律宾马尼拉德拉 萨大学,获得电子工程学士学位。Aldrick 目前拥有一项有关开关调节器 纹波过滤的美国专利。

围观 7
572

时间交错技术可使用多个相同的 ADC(文中虽然仅讨论了 ADC,但所有原理同样适用于 DAC 的时间交错特性),并以比每一个单独数据转换器工作采样速率更高的速率来处理常规采样数据序列。简单说来,时间交错(IL)由时间多路复用 M 个相同的 ADC 并联阵列组成。

动态针分割线如图 1 所示。这样可以得到更高的净采样速率 fs(采样周期 Ts = 1/fs),哪怕阵列中的每一个 ADC 实际上以较低的速率进行采样(和转换),即 fs/M。因此,举例而言,通过交错四个 10 位/100 MSPS ADC,理论上可以实现 10 位/400 MSPS ADC。

图1. M次交错的n位ADC阵列每一个ADC的采样速率为fs/M,得到的时间交错ADC采样速率为fs。M = 4的时钟方案示例在该图下半部分显示。

为了更好地理解 IL 原理,图 1 中一个模拟输入 VIN (t) 以 M 个 ADC 进行采样,其结果为组合数字输出数据序列 DOUT。ADC1 最先采样 VIN (t0) 并开始将其转换为n位数字信号。Ts 秒后,ADC2 将采样 VIN (t0+Ts) 并开始将其转换为n位数字信号。接着,Ts 秒后,ADC3 将采样 VIN (t0 +2Ts),以此类推。ADCM 完成 VIN (t0 +(M-1)×Ts) 采样后,开始下一个采样周期,并从 ADC1 采样 VIN (t0 +M×Ts) 开始,依次进行下去。

由于ADC顺序输出n位数据且输出顺序与刚才描述的采样操作顺序一致,这些数字n位字由同一张图右侧的解复用器所采集。这里获取的是重新组合的数据输出序列 DOUT (t0 + L),DOUT (t0 +L + Ts),DOUT (t0 + L + 2Ts),... 。L 表示每一个单独ADC的固定转换时间,而该重新组合的数据序列是一个 n 位数据序列,采样速率为 fs。因此,虽然各个ADC(通常称为“通道”)为 n 位 ADC 且采样速率为 fs/M,但整体等于采样速率为 fs的单个 n 位 ADC,而我们将其称为时间交错 ADC(与通道相区别)。输入本质上是分隔开的,并由阵列中的 ADC 单独处理,然后在输出端连续重组,以便构成输入 VIN 的高数据速率表示 DOUT。

这种强大的技术在实际使用时存在一些难题。一个重要的问题是来自通道的M数据流经过数字组装后重构原始输入信号 VIN。如果我们看一下频谱 DOUT;除了看到 VIN 的数字信号以及模数转换引入的失真,我们还将看到额外的和大量的杂散成分,称为“交错杂散”(或简称为 IL 杂散);IL 杂散既没有多项式类型失真的签名——比如较高次信号谐波(2次,3次,等等)——也没有量化或 DNL 误差签名。IL 伪像可视为时域固定码噪声的一种形式,由通道中的模拟损害引起,因为在交错过程中采用分隔转换信号进行调制并出现在最终的数字化输出 DOUT。

让我们分析一个简单的示例,了解可能会发生什么情况。考虑频率 fIN 下正弦输入 VIN 的双路交错 ADC 情况。假定 ADC1 具有增益 G1,ADC2 具有差分增益 G2。在这种双路 IL ADC中,ADC1 和 ADC2 将交替采样 VIN。因此,如果 ADC1 转换偶数样本,而 ADC2 转换奇数样本,则所有 DOUT 偶数数据的幅度都将由 G1设置,而所有 DOUT 奇数数据的幅度都将由G2设置。然后,DOUT 不仅包含 VIN,还包括一些多项式失真,但它受到 G1 和G2 的交替放大,就好像我们采用频率为 fs/2 的方波对 VIN 进行幅度调制。这样做会引入更多杂散成分。特别地,DOUT 在 fs/2 – fIN 频率处会包含“增益杂散”;并且不幸的是,该杂散的频率会跟踪输入fIN,且位于交错 ADC 的第一奈奎斯特频段内(即在 fs/2 内),而在所有其它奈奎斯特频段内也会存在混叠。该交错杂散的功率/幅度取决于两个增益 G1和G2 之间的净差。换言之,它取决于增益误差失配。而最终,它取决于输入 VIN 自身的幅度。

如果输入并非简单正弦波,而是真实应用中的全频带限幅信号,那么“增益杂散”就不只是干扰音了,而是频带限幅输入信号自身的完整调节镜像,出现在奈奎斯特频段内。这在一定程度上抵消了交错带来的带宽增加的优势。

虽然上例中我们仅考虑了通道间的增益误差失配,其它损害也会引起交错杂散。失调失配(通道失调之间的差)引起固定频率的信号音(“失调杂散”),功率与失调失配成正比。当某些通道比预定顺序更早或更晚采样某位时,便发生采样时间偏斜。它会引入“时间杂散”,其频率与增益杂散全一致(并叠加同样的幅度),但功率会随着 fIN 的增加以及输入幅度的增加而不断加强。各通道之间的带宽失配会引入更多的杂散成分,频率取决于 fIN,并且正如时间杂散,杂散功率不仅随着输入幅度,而且还会随着fIN自身而逐步增加。再次强调,无论何种情况,输出频谱下降的程度并不取决于通道损害的绝对值(失调、增益、时序、频段),而是取决于通道之间的相对失配或通道之差。

虽然时间交错的基本技术存在已有几十年,但IL可在何种程度上保持最小化则将其过去的适用性限制于低分辨率转换器。然而,最近在通道失配校准方面以及抑制残留IL杂散成分方面的进步已经可以实现全集成、极高速、12/14/16 位 IL ADC。

这种情况下,我们需要对交错进行分类。我们一般将两个交错通道称为“乒乓”工作。然后,当我们描述较少通道数的情况(比如 3 通道至4通道),以及大量通道的情况时(比如超过 4 个通道,通常达到 8 个或更多),我们还区分了“轻度交错”和“重度交错”。

乒乓(双路)交错

当我们只是交错两个通道以便使采样速率翻倍时,我们将其称为“乒乓”,如图 2 (a) 中的框图所示。这是一种最简单的情况,它有一些有趣和有用的特性。这种情况下,在交错ADC的第一奈奎斯特频段内,交错杂散位于直流、fs/2 和 fs/2 – fIN 处。因此,如果输入信号VIN是一个对中至fIN的窄带信号——如图 2 (b) 中的第一奈奎斯特输出频谱所示——交错杂散包含直流处的失调杂散、fs/2 处的另一个失调失配杂散以及对中至 fs/2 – fIN 的增益和时序杂散镜像,看上去就像输入自身的一个放大复制版本。

图2.

(a)乒乓方案

(b)窄带输入信号位于fs/4以下时的输出频谱

(c)此时输入信号位于fs/4和奈奎斯特频率fs/2之间

如果输入信号 VIN(f) 完全位于 0 和 fs/4 之间——如图 2 (b) 所示——那么交错杂散不与数字化输入频率重叠。此时,坏消息是我们只能数字化半个奈奎斯特频段,就好比只有一个时钟为 fs/2 的单通道,虽然我们依旧消耗至少两倍于该单个通道的功耗。奈奎斯特频段上限的交错杂散镜像可在数字化之后通过数字滤波手段抑制,无需进行模拟损害校正。

但好消息是由于乒乓ADC时钟为 fs,数字化输出得益于动态范围内的 3 dB 处理增益。此外,与使用时钟为 fs/2 的单个 ADC 相比,乒乓 ADC 放宽了抗混叠滤波器设计要求。

如果窄带信号位于第一奈奎斯特频段的上半部,则所有考虑因素都适用,如图 2 (c) 所示,因为交错镜像杂散移至奈奎斯特频段的下半部分。再次强调,增益和时序杂散可在滤波数字化之后通过数字手段抑制。

最后,输入信号和交错杂散的频率将会重叠,并且一旦输入信号频率位置跨过 fs/4 线,交错镜像就会破坏输入频谱。这种情况下,恢复所需输入信号将是不可能的,而乒乓方案不可用。当然,除非通道间匹配足够紧密,使得交错杂散成分对于应用来说达到可以接受的低程度,或者引入校准来降低导致IL镜像的原因。

总之,频率规划和某些数字滤波可以恢复乒乓方案中的窄带数字化输入,哪怕存在通道失配。虽然转换器功耗相比使用单个时钟为 fs/2 的 ADC 时基本翻了个倍,但乒乓方案提供了 3 dB 处理增益,同时放宽了抗混叠要求。

采用乒乓方案并且无任何通道失配校正的一个示例,以及其产生的交错杂散见图 3。在该例中,两个双通道 14位/1 GSPS ADC AD9680 以交替乘以正弦波的速率进行采样,从而返回单个组合输出数据流,速率为 2 GSPS。当我们查看该乒乓方案输出频谱的第一奈奎斯特频段时(位于直流和 1 GHz 之间),可以看到输入音,它是 fIN = 400 MHz 时位于左侧的强音;我们还 能看到在 fs/2 – fIN = 2G/2 – 400 M = 600 MHz 处有较强的增益/时序失配杂散。由于通道本身的失真以及其它损害,我们还能看到一系列其它信号音,但都低于–90 dB 线。

图3. 乒乓方案的2 GSPS输出数据组合频谱,采用两个AD9680在1 GSPS时钟下获取,采样相移为180°。

更高次交错

当具有两个以上通道时,上文所说的频率规划就不那么实用了。我们无法将交错杂散的位置限定在奈奎斯特频段的某一小部分。比如考虑四路交错 ADC 的情况,如图 4(a) 所示。此时,失调失配会提高直流、fs/4 和 fs/2 时的信号音,而增益和时序交错镜像位于fs/4 – fIN、fs/4 + fIN和fs/2 – fIN。交错 ADC 输出频谱的一个示例请参见图 4 (b)。很明显,除非输入位于fs/8以内的带宽之内,否则无论 fIN 的位置如何,输入都会与部分交错杂散重叠,并且如果输入是一个极端窄带信号,那么我们不应当尝试使用宽带交错 ADC将其数字化。

在这种情况下,我们需要最大程度降低 IL 杂散功率,以便获得完整的奈奎斯特频谱和更干净的频谱。为了达到这个目的,我们使用校准技术来补偿通道间失配。校正失配的影响后,最终的 IL 杂散功率会下降。SFDR 和 SNR 都会得益于该杂散功率的下降。

补偿方法受限于失配可测量并最终校正的精度。除了校准所能达到的水平外,为了进一步抑制残留杂散,还可间歇性随机打乱通道输入采样的顺序。这样做之后,前面讨论的由于未校准失配而产生的转换输入信号调制效果将从固定码噪声转换为伪随机噪声。因此,IL音和干扰周期码转换为伪随机噪声类成分,并叠加至转换器量化噪底而消失,或者至少将干扰杂散镜像和信号音加以扩散。此时,与 IL 杂散成分有关的功率叠加至噪底功率。因此,虽然改善了失真,但 SNR 可能下降,下降量为 IL 杂散功率加上噪声。SNDR (SINAD) 基本上没有变化,因为它由失真、噪声和随机化组成;它只是将IL贡献因素从一个成分(失真)转移到另一个成分(噪声)。

图4. (a)四路交错ADC(b)对应显示交错杂散的第一奈奎斯特输出频谱

交错 ADC 的示例

AD9625 是一个12位/2.5GSPS 三路交错 ADC。对三个通道之间的失配进行校准,以便最大程度减少交错杂散。图 5(a) 所示是一个输入接近 1 GHz的输出频谱示例。在该频谱中,除了约为 1 GHz的输入音外,还可以看到通道在 500 MHz 附近存在 2 次和 3 次谐波失真,并在基频处存在 4 次谐波失真。交错失配校准可大幅降低交错杂散的功耗,并且在整个频谱中可以看到大量的额外残留的较小杂散音。

为了进一步减少这些残留杂散成分,引入了通道随机化。加入了第四个校准通道,然后将四个通道变为三路交错,并通过间歇性将交错通道与第四个更换,实现随机改变顺序。这就好比人们可以像耍杂技那样将三根柱子投向空中,然后每一次都更换第四根。这样做之后,可使残留交错杂散功率随机化,然后扩散到噪底。如图 5(b) 所示,经过通道随机化之后,交错杂散几乎消失了,而噪声功率却只略为增加,因而 SNR 降低 2dB。当然,需要注意的是,虽然图 5(b) 中的第二个频谱比失真音远为干净,但随机无法影响 2 次、3 次 和4 次谐波,因为这些谐波不是交错杂散。

图5. AD9625的输出频谱,时钟为2.5 GSPS,输入音接近1 GHz。

(a)顺序三路交错;SNR = 60 dBFS,SFDR = 72 dBc,受限于3次谐波,接近500 MHz;然而,整个频谱中可见大量交错杂散。

(b)三路交错,随机通道置乱;SNR = 58 dBFS,而SFDR = 72 dBc依然由3次谐波决定,通过将功率扩散到噪底而消除了所有交错杂散。

使用通道随机化的另一个交错 ADC 示例如图 6 中的频谱所示。此时采用四路交错 16位/310 MSPS ADC AD9652。图 6 示例中,四个通道以固定顺序交错,并且不进行任何减少通道失配的校准。频谱清楚表明交错杂散位于预计频率位置,且它们的大功率远高于 2 次和 3 次谐波,并将无杂散动态范围限制为仅有 57 dBc。

图6. AD9652的输出频谱,时钟为 fs=310 MHz,采用fIN ~70 MHz的正弦输入。

此时,未施加通道校准和随机化。2次(HD2)和混叠3次(HD3)谐波分别在大约140 MHz和100 MHz处可见。交错(IL)杂散同样可见。这些是直流、fs/2(图中的OS2)以及fs/4(图中的OS4)处的失调音。另外,增益(时序)杂散可见于fs /2-fIN(图中的GS2)、fs /4+fIN(图中的GS4+)以及fs /4- fIN(图中的GS4-)。此图中的SNR查询人为变差了,因为部分杂散成分和噪声功率混在了一起。

然而,如果同样的 ADC 经过前景校准以便减少通道失配,那么交错杂散功率将会大幅下降,如图7所示。与上例中的情况类似,通道谐波失真不受影响,但通过通道失配校准大幅降低了交错杂散功率。

图7. 同一个AD9652的输出频谱,采用同样的输入,但经过校准后四个通道减少了失配。与图6相比,虽然2次和3次谐波未受影响,但交错杂散的功率大幅下降,并且SFDR改善了30 dB,即从57 dBc到87 dBc。

最后,图7中的频谱纯度可得到进一步改善,方法是使通道顺序随机化,如图8所示。此时,随机化使用专利技术,对四个通道的顺序进行间歇性加扰无需通过另一个(第五个)通道来达成,从而省下了与此相关的功耗。如图8所示,经过随机化之后,结果频谱中仅有常规谐波失真。

图8. 上例开启交错顺序随机化之后的输出频谱。随机化残留交错杂散可将它们的功率扩散到噪底中,相应的尖峰便消失了。可以看到的仅有常规谐波失真。SNR几乎未受影响,因为来自交错音并扩散的杂散功率经过失配校准后可以忽略。

结论

时间交错是增加数据转换器带宽的强大技术,在失配校准方面,以及通过随机化技术消除残留杂散成分方面的发展已经能够实现完全集成、极高速 12/14/16 位交错 ADC。

在输入信号受频带限制的情况下(比如很多通信应用),乒乓(双路)交错方法可通过频率规划将干扰交错杂散分配到远离目标输入频段的位置。然后便可以数字手段过滤杂散成分。虽然这种方法相比工作在 IL 采样速率一半的非交错式 ADC 获得同样的无杂散输入带宽所需的功耗要高出几乎一倍,但它不仅可以通过处理增益提高动态范围 3 dB,而且还能降低抗混叠的滚降,并修平 ADC 前的滤波器——因为 IL 采样速率高。

若需要用到 IL 转换器的全部输入频带才能捕捉宽带输入信号,那么可以采用更高次的交错转换器。这种情况下,校准和随机置乱可实现交错失真和杂散成分的补偿和消除。

点击这里,获取更多电机控制设计信息

围观 14
298

摘要

模拟带宽的重要性高于其他一切在越来越多的应用中得到体现。随着GSPS或RF ADC的出现,奈奎斯特域在短短几年内增长了10倍,达到多GHz范围。这帮助上述应用进一步拓宽了视野,但为了达到X波段(12 GHz频率),仍然需要更多带宽。在信号链中运用采样保持放大器 (THA),可以从根本上扩展带宽,使其远远超出ADC采样带宽,满足苛刻高带宽的应用的需求。本文将证明,针对RF市场开发的最新转换器前增加一个THA,便可实现超过10 GHz带宽。

简介

GSPS转换器是当下热门,其优势在于既能缩短RF信号链,又能在FPGA中创建更多资源结构以供使用,例如:减少前端的下变频以及后级的数字下变频器 (DDC)。但相当多的应用仍然需要高频率的原始模拟带宽 (BW),其远远超出了RF转换器所能实现的水平。在此类应用中,特别是在国防与仪器仪表行业(无线基础设施也一样),仍然有将带宽完全扩展到10 GHz或以上的需求,覆盖范围超出C波段,越来越多的应用需要覆盖到X波段。随着高速ADC技术的进步,人们对GHz区域内高速精确地分辨超高中频 (IF) 的需求也在提高,基带奈奎斯特域已超过1 GHz并迅速攀升。这一说法到本文发表的时候可能即已过时,因为这方面的发展非常迅猛。

这带来了两大挑战:一个是转换器设计本身,另一个是将信号耦合到转换器的前端设计,例如放大器、巴伦和PCB设计。转换器性能越出色,就对前端信号质量要求更高。越来越多的应用要求使用分辨率在8到14位的高速GSPS转换器,然而前端的信号质量成为了瓶颈—系统的短板决定了整个项目的指标。

本文定义的宽带是指使用大于数百MHz的信号带宽,其频率范围为DC附近至5 GHz-10 GHz区域。本文将讨论宽带THA或有源采样网络的使用,目的是实现直至无穷大的带宽(抱歉,现在还没有玩具总动员表情符号可用),并着重介绍其背景理论,该理论支持扩展RF ADC的带宽,而RF ADC单凭自身可能没有此能力。最后,本文将说明一些考虑因素和优化技术,以帮助设计人员实现超宽带应用切实可行的宽带解决方案。

打好基础

对于雷达、仪器仪表和通信应用,高GSPS转换器应用得非常广泛,因为它能提供更宽的频谱以扩展系统频率范围。然而,更宽的频谱对ADC本身的内部采样保持器提出了更多挑战,因为它通常未针对超宽带操作进行优化,而且ADC一般带宽有限,在这些更高模拟带宽区域中其高频线性度/SFDR会下降。

因此,在ADC前面使用单独的THA来拓展模拟带宽成为了一个理想的解决方案,如此便可在某一精确时刻对频率非常高的模拟/RF输入信号进行采样。该过程通过一个低抖动采样器实现信号采样,并在更宽带宽范围内降低了ADC的动态线性度要求,因为采样率RF模数转换过程中保持不变。

这种方案带来的好处显而易见:模拟输入带宽从根本上得以扩展,高频线性度显著改善,并且与单独的RF ADC性能相比,THA-ADC组件的高频SNR得到改进。

THA特性及概述

ADI的THA系列产品可以在18 GHz带宽范围内提供精密信号采样,在DC至超过10 GHz的输入频率范围内具有9到10位线性度、1.05 mV噪声和

以单级THA HMC661为例,产生的输出由两段组成。在输出波形(正差分时钟电压)的采样模式间隔中,器件成为一个单位增益放大器,在输入带宽和输出放大器带宽的约束下,它将输入信号复制到输出级。在正时钟到负时钟跃迁时,器件以非常窄的采样时间孔径对输入信号采样,并且在负时钟间隔内,将输出保持在一个相对恒定的代表采样时刻信号的值。配合ADC进行前端采样时,常常优先使用单级器件(ADI 同时法布里了两级THA 的型号HMC1061),原因是多数高速ADC已经在内部集成一个THA,其带宽通常要小得多。因此,在ADC之前增加一个THA便构成一个复合双级组件(或一个三级组件,如果使用的是双级HMC1061),THA在转换器前面。采用同等技术和设计时,单级器件的线性度和噪声性能通常优于双级器件,原因是单级器件的级数更少。所以,单级器件常常是配合高速ADC进行前端采样的最佳选择。

采样保持拓扑结构:(1a) 单列,(1b) 双列

图1. 采样保持拓扑结构:(1a) 单列,(1b) 双列。

延迟映射THA和ADC

开发采样保持器和ADC信号链的最困难任务之一,是在THA捕获采样事件的时刻与应将其移到ADC上以对该事件重新采样的时刻之 间设置适当的时序延迟。设置两个高效采样系统之间的理想时间差的过程被称为延迟映射。

在电路板上完成该过程可能冗长乏味,因为纸面分析可能不会考虑PCB板上时钟走线传播间隔造成的相应延迟,内部器件组延迟,ADC孔径延迟,以及将时钟分为两个不同段所涉及到的相关电路(一条时钟走线用于THA,另一条时钟走线用于ADC)。设置THA和ADC之间延迟的一种方法是使用可变延迟线。这些器件可以是有源或无源的,目的是正确对准THA采样过程的时间并将其交给ADC进行采样。这保证了ADC对THA输出波形的稳定保持模式部分进行采样,从而准确表示输入信号。

如图2所示, HMC856 可用来启动该延迟。它是一款5位QFN封装,90 ps的固有延迟,步进为3 ps或25ps ,32位的高速延时器。它的缺点是要设定/遍历每个延迟设置。要使能新的延迟设置,HMC856上的每个位/引脚都需要拉至负电压。因此,通过焊接下拉电阻在32种组合中找到最佳延迟设置会是一项繁琐的任务,为了解决这个问题,ADI使用串行控制的SPST开关和板外微处理器来帮助更快完成延迟设置过程。

延迟映射电路

图2. 延迟映射电路。

为了获得最佳延迟设置,将一个信号施加于THA和ADC组合,该信号应在ADC带宽范围之外。本例中,我们选择一个约10 GHz的信号,并施加-6 dBFS的电平(在FFT显示屏上捕获)。延迟设置现在以二 进制步进方式扫描,信号的电平和频率保持恒定。在扫描过程中显示并捕获FFT,收集每个延迟设置对应的基波功率和无杂散动态范围 (SFDR) 数值。

结果如图3a所示,基波功率、SFDR和SNR将随所应用的每个设置而变化。如图所示,当把采样位置放在更好的地方(THA将样本送至ADC的过程之中)时,基波功率将处于最高水平,而SFDR应处于最佳性能(即最低)。图3b为延迟映射扫描的放大视图,延迟设定点为671,即延迟应该保持固定于此窗口/位置。请记住,延迟映射程序仅对系统的相关采样频率有效,如果设计需要不同的采样时钟,则需要重新扫描。本例中,采样频率为4 GHz,这是该信号链中使用的THA器件的最高采样频率。

每个延迟设置上信号幅度和SFDR性能的映射结果

图3a. 每个延迟设置上信号幅度和SFDR性能的映射结果。

每个延迟设置上信号幅度和SFDR性能的映射结果(放大)

图3b. 每个延迟设置上信号幅度和SFDR性能的映射结果(放大)。

针对大量原始模拟带宽的前端设计

首先,如果应用的关键目标是处理10 GHz的带宽,我们显然应考虑RF方式。请注意,ADC仍然是电压型器件,不会考虑功率。这种情况下,"匹配"这个词应该谨慎使用。我们发现,让一个转换器前端在每个频率都与100 MSPS转换器匹配几乎是不可能的;高频率带宽的RF ADC不会有太大的不同,但挑战依旧。术语"匹配"应表示在前端设计中能产生最佳结果的优化。这是一个无所不包的术语,其中,输入阻抗、交流性能 (SNR/SFDR)、信号驱动强度或输入驱动、带宽以及通带平坦度,这些指标都能产生该特定应用的最佳结果。

最终,这些参数共同定义了系统应用的匹配性能。开始宽带前端设计时,布局可能是关键,同时应当最大限度地减少器件数量,以降低两个相邻IC之间的损耗。为了达到最佳性能,这两方面均非常重要。将模拟输入网络连接在一起时务必小心。走线长度以及匹配是最重要的,还应尽量减少过孔数量,如图4所示。

THA和ADC布局

图4. THA和ADC布局。

信号通过差分模式连接到THA输入(我们同时是也提供单端射频信号输入的参考设计链路),形成单一前端网络。为了最大限度地减少过孔数量和总长度,我们在这里特别小心,让过孔不经过这两条模拟输入路径,并且帮助抵消走线连接中的任何线脚。

最终的设计相当简单,只需要注意几点,如图5所示。所使用的0.01 F电容是宽带类型,有助于在较宽频率范围内保持阻抗平坦。典型的成品型0.1 F电容无法提供平坦的阻抗响应,通常会在通带平坦度响应中引起较多纹波。THA输出端和ADC输入端的5和10串联电阻,有助于减少THA输出的峰化,并最大限度地降低ADC自身内部采样电容网络的残余电荷注入造成的失真。然而,这些值需要谨慎地选择,否则会增加信号衰减并迫使THA提高驱动强度,或者设计可能无法利用ADC的全部量程。

最后讨论差分分流端接。当将两个或更多转换器连接在一起时,这点至关重要。通常,轻型负载(例如输入端有1 k负载)有助于保持线性并牵制混响频率。分流器的120 分流负载也有此作用,但会产生更多实际负载,本例中为50 ,这正是THA希望看到并进行优化的负载。

THA和ADC前端网络及信号链

图5. THA和ADC前端网络及信号链。

现在看结果!检查图6中的信噪比或SNR,可以看出在15 GHz范围上可以实现8位的ENOB(有效位数)。这是相当不错的,想想对于相同性能的13 GHz示波器,您可能支付了12万美元。当频率向L、S、C和X波段移动时,集成带宽(即噪声)和抖动限制开始变得显著,因此我们看到性能出现滚降。

还应注意,为了保持THA和ADC之间的电平恒定,ADC的满量程输入通过SPI寄存器内部更改为1.0 V p-p。这有助于将THA保持在线性区域内,因为其最大输出为1.0 V p-p差分。

–6 dBFS时的SNRFS/SFDR性能结果

图6. –6 dBFS时的SNRFS/SFDR性能结果。

同时显示了线性度结果或SFRD。这里,到8 GHz为止的线性度超过50 dBc,到10 GHz为止的线性度超过40 dBc。为在如此宽的频率范围上达到最佳线性度,此处的设计利用 AD9689模拟输入缓冲电流设置特性进行了优化(通过SPI控制寄存器)。

图7显示了通带平坦度,证明在RF ADC之前增加一个THA可以实现 10 GHz的带宽,从而充分扩展AD9689的模拟带宽。

THA和ADC网络及信号链—带宽结果

图7. THA和ADC网络及信号链—带宽结果。

结语

对于那些需要在多GHz模拟带宽上实现最佳性能的应用,THA几乎是必不可少的,至少目前是如此!RF ADC正在迅速赶上。很容易明白,在对较宽带宽进行采样以覆盖多个目标频带时,GSPS转换器在理论上具有易用性优势,可以消除前端RF带上的一个或多个向下混频级。但是,实现更高范围的带宽可能会带来设计挑战和维护问题。

在系统中使用THA时,应确保采样点的位置在THA和ADC之间进行了优化。使用本文所述的延迟映射程序将产生总体上最佳的性能结果。了解程序是乏味的,但是非常重要。最后应记住,匹配前端实际上意味在应用的给定一组性能需求下实现最佳性能。在X波段频率进行采样时,乐高式方法(简单地将50 阻抗模块连接在一起)可能不是最好的方法。

参考电路

应用笔记。使用HMC661LC4B改善高速模数转换器的带宽和性能。ADI公司,2011年。

应用笔记。了解高速ADC测试与评估。ADI公司,2015年。

Caserta, Jim and Rob Reeder. “宽带模数转换器前端设计考虑II:用放大器还是用变压器驱动ADC?”。模拟对话,第41卷,2007年2月。

HMC10611LC5数据手册。ADI公司。

HMC661LC4B数据手册。ADI公司。

Ramachadran, Ramya and Rob Reeder. “宽带模数转换器前端设计考虑:何时使用双变压器配置”。模拟对话,第40卷,2006年7月。

Reeder, Rob. “宽带模数转换器的变压器耦合前端”。模拟对话,第39卷,2005年4月。

致谢

作者要感谢HMC661和HMC1061 THA的设计者Mike Hoskins提供背景知识,以及Chas Frick和John Jefferson在实验室中编写和运行大部分数据。

作者:Rob Reeder

Rob Reeder是ADI公司高速转换器和RF应用部(美国北卡罗来纳州格林斯博罗)的高级系统应用工程师。他发表了大量有关各种应用的转换器接口、转换器测试和模拟信号链设计的文章。Rob曾在航空航天和防务部担任应用工程师5年之久,专注于雷达、EW和仪器仪表等各种应用领域。他曾在高速转换器产品线上任职9年。在此之前,Rob还从事过测试开发和模拟设计工作(效力于ADI多芯片产品集团),拥有5年的太空、防务和高度可靠的应用模拟信号链模块设计经验。Rob于1996年和1998年分别获得北伊利诺斯州大学(伊利诺斯迪卡尔布市)的电子工程学士(BSEE)学位和电子工程硕士(MSEE)学位。Rob晚上不写论文或在实验室研究电路时,他喜欢在健身房活动、听电子音乐、用旧木板制作家具;最重要的是和他的两个孩子一起放松自己。

围观 28
754

Ian Beavers ADI公司

宽带GSPS模数转换器(ADC)使高速采集系统具备很多性能优势。
这些ADC提供宽频谱的可见性。然而,虽然有些应用需要宽带
前端,但也有一些应用要求能够滤波并调谐到更窄的频谱。
当需要窄带时,ADC采样、处理并消耗功率传输宽带频谱的效
率很低。没有必要在后期处理中使用大量FPGA收发器来抽取和
过滤宽带数据。高性能GSPS ADC让数字下变频(DDC)进驻到ADC
内部。减少JESD204B ADC输出通道数可以最大限度地降低数据
速率和系统布局的复杂度。
抽取是一种仅观察ADC采样样本的周期性部分,而忽略其余部
分的方法。抽取的结果是降低ADC的采样速率。例如,1/4抽取
模式意味着(总样本数)/4,有效地抛弃所有其他样本。
ADC还必须包含数控振荡器(NCO)和一个滤波和混频元件(用作
抽取功能的配对器件)。数字滤波有效地消除了由抽取率设定
的狭义带宽的带外噪声。作为本振的NCO的数字调谐字提供采
样速率的小数分频,通过分辨率位数提供精确定位。调谐字具
有范围和分辨率,可以将滤波器按频谱放置在需要的地方。

滤波器的通带应与抽取后的转换器的有效频谱宽度相匹配。使
用DDC的显著优势是能够定位基本信号的谐波,使其落在目标
频段以外。
DDC滤波器的数字滤波可滤除较窄带宽之外的噪声。理想ADC
的SNR计算必须考虑过滤噪声的处理增益。使用一个完美的数
字滤波器,带宽每减少2次幂,因过滤噪声而产生的处理增益
就会增加3dB。
理想的SNR(包括处理增益)=
6.02 × N + 1.76 dB + 10log10(fs/(2 × BW))

使用低通滤波器和NCO执行频率转换,实现一个带通滤波器。频率规划确保无用谐波和杂散落在带宽之外

图1. 使用低通滤波器和NCO执行频率转换,实现一个带通滤波器。频率规划确保无用谐波和杂散落在带宽之外。

作者简介

Ian Beavers是ADI公司自动化、能源和传感器部(美国北卡罗来纳州格林斯博罗)的产品工程经理。他于1999年加入公司。Ian拥有超过19年的半导体行业工作经验。Ian于美国北卡罗来纳州立大学获得电气工程学士学位并于格林斯博罗分校获得工商管理硕士学位。联系方式: Ian.Beavers@analog.com

围观 20
874

设计中选择高分辨率ADC时,经常需要了解一些数据手册中通常可能不会公布的特性数据,例如,全部代码范围内的转换器噪声性能。在数据手册中,您不一定能找到这一规格。

幸运的是,现在有一款工具可以分析ADC的这些数据以及其他参数,并从系统角度出发评估转换器的真正性能。

ATE系统制造商LTX-Credence (LTXC)开发了“特征分析”工具集,可分析诸如AD7960之类的转换器产品;这类产品针对高端仪器仪表和ATE设计。该工具集设计用于需要仔细分析传递函数或根据全部代码(而非典型短路输入)范围内或处于其他几个独特的转换器电平时的性能直接测量输出的系统。

选择ADC时,您可能需要整体考虑ADC效率、功耗、尺寸和价格。此外,还应密切注意奈奎斯特带宽内的静态和动态性能。下文介绍的工具集有助于了解数据手册之外的内容,帮助您在新系统设计中选择合适的精密ADC。

文中使用特征分析工具集演示18位PulSAR®ADC AD7960性能。

AD7960

AD7960功能框图显示CAPDAC用作SAR(逐次逼近型寄存器)环路的一部分

图1. AD7960功能框图显示CAPDAC用作SAR(逐次逼近型寄存器)环路的一部分。

如图1所示,AD7960和18位、5 MSPS差分ADC采用CAPDAC(容性数模转换器)技术降低噪声并增加线性度,而不会引入延迟或流水线延迟。AD7960在转换开始后大约100 ns内返回采集模式,并且其采集时间约为总周期时间的50%。因此,虽然该器件工作速度比第二快的18位SAR ADC高出将近两倍,但它们的采集时间却基本相等。这使得AD7960易于驱动,并降低ADC驱动器的建立时间要求。它提供宽带宽、高精度(INL:±0.8 LSB,SNR:99 dB,THD:−117 dB典型值)以及高端数据采集系统所需的快速采样(200 ns)性能,同时降低多通道应用的功耗和成本。

AD7960系列数字接口采用LVDS (低压差分信号),具有自时钟模式和回波时钟模式,提供ADC和数字主机之间高达300 MHz (CLK±和D±)的高速数据传输。由于多个器件可共享时钟,因此LVDS接口降低了数字信号的数量,简化了信号路由。它还能降低功耗,这在多路复用应用中尤为有用。

自时钟模式利用主机处理器简化接口,允许接头采用复杂时序同步每次转换的数据。每个系统中使用很多ADC,同时又有各种电路板空间、功耗和布局布线方面的限制时,该模式特别有益。若要让数字主机采集数据输出,则需要用到接头,因为数据不存在时钟输出同步。每个系统中使用几个ADC,并且不存在任何电路板空间或功耗限制时,回波时钟模式很有用。该模式提供稳定的时序,但要使用一对额外的差分对(DCO±)。

AD7960功耗与吞吐速率的线性关系

图2. AD7960功耗与吞吐速率的线性关系

AD7960采用1.8 V和5 V电源供电,在自时钟模式下进行转换时,5 MSPS速率的功耗仅为39 mW;而在回波时钟模式下进行转换时,5 MSPS速率的功耗为46.5 mW。如图2所示,该器件的功耗随采样速率线性变化,从而非常适合低功耗应用。极低采样速率下的功耗主要由LVDS静态功率所决定。

AD7960系列允许使用三个外部基准电压源选项中的任意一个:2.048 V、4.096 V和5 V。片内缓冲器使2.048 V基准电压翻倍,因此转换等效于4.096 V或5 V。

特征分析工具集

为了获得传统数据手册以外的数据,我们将简单演示特征分析工具集与ADC交互的情况。现在的数据手册无论性能数据或结构内容都非常相似,因为转换器市场已经到达了这样一种状态,即性能通常让步于价格和功耗。但这些权衡取舍的代价是什么?本文重点说明转换器的真实性能。

特征分析工具集使用的算法可将数据分析推至能够评估转换器真实性能的程度,超出传统数据手册中公布的内容。该工具集一开始是作为LTXC数据转换器测试模块(DCTM)新一代组件的评估工具而开发。得益于DCTM的成功,该工具集可提供全代码范围内验证、指定与表征转换器的方法。DCTM和数据处理算法针对转换器测试而开发,可让IC制造商实现产品增值。作为一流的混合信号通道卡,DCTM在评估转换器性能以及性能、功耗和价格的权衡取舍方面超越了熟知的标准台式仪器仪表。

使用特征分析工具集的数据流会产生多个曲线图形

图3. 使用特征分析工具集的数据流会产生多个曲线图形

特征分析工具集提供有关ADC传递函数的重要详情(如图3所示),有助于最终用户选择特定的转换器。这些详情还能为产品开发团队提供转换器传递函数相对理想转换器产生偏差的精确反馈。识别传递函数中的扰动并不是个陌生的概念。然而,对于系统开发流程而言,将产生扰动的位置隔离开来具有极高的价值。

评估AD7960

这里显示使用LTX-Credence特征分析工具集收集的转换器信息。

 (a) INL和(b) DNL线性度曲线的AD7960静态性能

图4. (a) INL和(b) DNL线性度曲线的AD7960静态性能

对于高分辨率精密转换器而言,线性度和动态性能是两个重要的测试要求。这些针对AD7960的测试使用工具集进行分析并显示,其图形参见图4。这些参数也可在AD7960数据手册中找到。

AD7960动态性能,使用特征分析工具集测量,显示THD=119.8 dB、SNR=99.2 dBFS、ENOB=16.2位

图5. AD7960动态性能,使用特征分析工具集测量,显示THD=119.8 dB、SNR=99.2 dBFS、ENOB=16.2位。

确定AD7960和整个数据采集系统质量的关键因素是信号完整性以及测试设备模拟仪器的性能。查看转换器最终结果时,信号完整性有时候会在转换中丢失。测试的信号调理网络、参考设计以及电源确实会对测得的整体性能产生影响,如图5所示。

该AD7960噪声响应曲线包括ADC所有代码下的数据

图6. 该AD7960噪声响应曲线包括ADC所有代码下的数据

采用特征分析工具集对AD7960的数据集进行后期处理可获得满量程范围内的转换器噪声性能。LTXC开发了一种新的方式,重构全代码范围内的高分辨率转换器噪声,如图6所示。

为了通过公开的数据手册增加产品吸引力,我们可以在ADC的全部代码内对转换器噪声性能进行表征,而非仅针对典型短路输入或对几个其他独特的转换器电平表征。这种方法可以提供转换器以及采集系统更为全面的信息。

通过这些由工具集收集到的信息集,您可以确定稳定性,并预测SNR、其可重复性和可重现性,以及与代码有关的潜在噪声问题。目前的数据手册并不提供这些额外数据,而它们可以帮助设计人员选择转换器,并在所有代码中广泛使用。除了使用工具集作为反馈机制以帮助未来的系统级设计实现差异化外,它还能用作演示工具,显示转换器的信号完整性。

总而言之,图6显示了所有代码(262, 144, 218)下AD7960的噪声。 单一的代码直方图无法揭示这类噪声响应。从系统角度而言,这一点在实际使用中非常重要。例如,ATE制造商在整个传递函数范围内使用转换器,而非针对单个代码方式使用,这使得转换器对系统级设计人员而言更具吸引力。

如同采用AD7960的实例,图6未显示明显的传递函数偏差或任何特定的不连续性,因此证明了系统的性能。进一步研究图6中的噪声曲线,便可以通过下式推导出SNR:

如图5所示,测得的SNR为99.2 dBFS。测试得到的全部代码噪声与等式计算得到的100.7 dB噪声水平相差在1.5 dB以内。此外,工具集还具有信息后期处理能力,提供AD7960真实性能的更佳视图。

结论

在权衡关键的性能、功耗和价格等指标时,评估高端转换器的系统级设计人员将会发现这类结果对于转换器的选型而言极具价值。使用特征分析工具集,您可以直观地查看传统数据手册以外的规格,同时识别反馈的关键参数性能指标,改善并验证新一代仪器仪表设计。

点击这里,获取更多电机控制设计信息

围观 4
854

页面

订阅 RSS - ADC